Twój Profil
Kliknij, aby zalogować »
Jesteś odbiorcą prenumeraty plus
w wersji papierowej?

Oferujemy Ci dostęp do archiwalnych zeszytów prenumerowanych czasopism w wersji elektronicznej
AKTYWACJA DOSTĘPU! »

Twój koszyk

Twój koszyk jest pusty

Czasowy dostęp?

To proste!

zobacz szczegóły

ZAMÓW EZEMPLARZ PAPIEROWY!

zobacz szczegóły

Wyniki wyszukiwania

Wyniki 1-2 spośród 2 dla zapytania: authorDesc:"GRZEGORZ BLAKIEWICZ"

» Analog multiplier for a low-power integrated image sensor

GRZEGORZ BLAKIEWICZ

Recently, image sensor networks gain increasing interest in monitoring and controlling systems. Such sensor networks can be used to protect area against dangerous events like: fire in forests, car crashes on roads, as well as monitoring changes of climate and pollution level in our natural environment. The sensors of such networks are often installed in hard to reach places, which make their maintenance difficult and sometimes impossible. For those reasons it is highly required to have autonomous remote programmable sensors. The key technical problems in such sensors design are reduction of their fabrication cost and power consumption, so that they can be supplied from autonomous supply sources, like for example solar cells or wind generators. A fully integrated image sensor i[...] więcej»
w zeszycie ELEKTRONIKA - KONSTRUKCJE, TECHNOLOGIE, ZASTOSOWANIA 2009/12

KUP TERAZ » KUP TERAZ (SMS) »

» Ultra-low power analogue CMOS vision chip

Jacek JAKUSZ

Waldemar JENDERNALIK

Grzegorz BLAKIEWICZ

Robert PIOTROWSKI

Stanisław SZCZEPAŃSKI

The paper presents a project and results of testing of an analogue vision chip, which performs low-level convolutional image processing algorithms in real time. The prototype chip is implemented in 0.35 m CMOS technology, contains SIMD matrix of analogue processing elements of size 64 x 64. The dimensions of the matrix topography is 2.2 mm x 2.2 mm, giving the density of 877 processors per mm2. Matrix dissipates less than 0.4 mW of power under 3.3 V supply and at the speed of image processing 100 frames/s. Streszczenie. W artykule przedstawiono projekt i wyniki badań scalonego analogowego układu wizyjnego, który wykonuje splotowe niskopoziomowe algorytmy przetwarzania obrazu w czasie rzeczywistym. Układ prototypowy został wykonany w technologii CMOS 0,35 μm i zawiera matrycę SIMD procesorów analogowych o rozmiarze 64 x 64. Wymiary topografii matrycy wynoszą 2,2 mm x 2,2 mm, co daje gęstość 877 procesorów na mm2. Matryca pobiera moc mniejszą niż 0,4 mW ze źródła zasilającego 3,3 V przy szybkości przetwarzania obrazów 100 kl/s. (Mikromocowy procesor analogowy CMOS do wstępnego przetwarzania obrazu). Keywords: CMOS analogue circuits, image processing, analogue processors. Słowa kluczowe: układy analogowe CMOS, przetwarzanie obrazu, procesory analogowe. Introduction The vision sensors integrated together with a specialized microprocessor on a common silicon substrate, called vision chips, find applications in many technical areas, like: robotics, biomedical implants, systems controlling the road traffic, and automatic navigation systems. The main role of the vision chips is image detection and low-level, early-vision image processing, which typically includes: smoothing, edge detection, noise reduction, sharpening, etc. For autonomous systems, like robots or biomedical implants, the low-power operation is very important, because such systems are typically batterypowered. There are two main methods of the vision chips silico[...] więcej»
w zeszycie PRZEGLĄD ELEKTROTECHNICZNY 2011/10

KUP TERAZ » KUP TERAZ (SMS) »

Strona 1

r e k l a m a