Twój Profil
Kliknij, aby zalogować »
Jesteś odbiorcą prenumeraty plus
w wersji papierowej?

Oferujemy Ci dostęp do archiwalnych zeszytów prenumerowanych czasopism w wersji elektronicznej
AKTYWACJA DOSTĘPU! »

Twój koszyk

Twój koszyk jest pusty

Czasowy dostęp?

To proste!

zobacz szczegóły

ZAMÓW EZEMPLARZ PAPIEROWY!

zobacz szczegóły

Wyniki wyszukiwania

Wyniki 1-2 spośród 2 dla zapytania: authorDesc:"PRZEMYSŁAW MROSZCZYK"

» Niskomocowy generator pierścieniowy CMOS sterowany napięciem

PRZEMYSŁAW MROSZCZYK

ADAM GOŁDA

ANDRZEJ KOS

Idea generatora pierścieniowego jest jedną z najprostszych, najbardziej znanych i często wykorzystywanych w projektach zarówno przez konstruktorów systemów analogowych, jak i cyfrowych. Układ ten składa się z szeregu identycznych struktur wzmacniających połączonych kaskadowo i zapiętych w pętli sprzężenia zwrotnego łączącej pierwszy i ostatni stopień, tak aby spełniony był warunek generacji drgań. Okres oscylacji równy jest podwojonej sumie czasów opóźnień wnoszonych przez poszczególne stopnie [1] i zależy od punkt pracy układu, którego kontrolowana zmiana stanowi podstawę do budowy generatorów przestrajanych. W literaturze wiele prac poświęcono konstrukcjom stopni wzmacniających poczynając od najprostszych inwerterów CMOS [1, 2, 3], a kończąc na realizacjach symetrycznych w postaci rozbudowanych par różnicowych [5]. Generatory pierścieniowe w realizacjach scalonych stanowią układy zajmujące małą powierzchnię, umożliwiające przestrajanie w zakresie obejmującym kilka dekad i pobierające niewielką moc [1]. Są przez to konkurencyjne w stosunku do generatorów LC, niemniej jednak w porównaniu z nimi wnoszą do sygnału znacznie większe szumy fazowe, będące krytycznym parametrem w systemach radiokomunikacyjnych [2, 3]. Generatory pierścieniowe stosowane są głównie w układach testowych systemów cyfrowych, w projektach szerokopasmowych pętli fazowych, a także w pomiarach czasów propagacji bramek logicznych. W niniejszym artykule przedstawiono projekt i wyniki symulacji po ekstrakcji z topografii generatora pierścieniowego wykonanego w technologii AMS 0,35 μm. W pracy do sporządzenia topografii i przeprowadzenia symulacji posłużono się pakietem Cadence. Głównym przeznaczeniem układu jest taktowanie systemów cyfrowych testowanych pod kątem zjawisk termicznych i elektrotermicznych. Nadrzędnym założeniem projektowym jest uzyskanie liniowej charakterystyki przestrajania w odpowiednio szerokim zakresie częstotliwości oraz mały pobór [...] więcej»
w zeszycie ELEKTRONIKA - KONSTRUKCJE, TECHNOLOGIE, ZASTOSOWANIA 2010/9

KUP TERAZ » KUP TERAZ (SMS) »

» Design and testing of CMOS asynchronous flash analog-to-digital converter

MACIEJ FRANKIEWICZ

PRZEMYSŁAW MROSZCZYK

ADAM GOŁDA

ANDRZEJ KOS

The CMOS asynchronous flash analog-to-digital converter has been designed by the Authors and fabricated in CMOS AMS 0.35 μm technology [1], Fig. 1. The objective of this paper is to evaluate parameters of the asynchronous flash analog-to-digital converter (ADC) with additional error detection system. Severalmethods of testing were considered and two of them were chosen as the best to further modification for asynchronous ADC tests. These methods are test code method and input-output method [2]. The objective of testing is to measure overall performance of the device concerning static, dynamic, noise, and power parameters. Additionally, dynamic parameters of comparator alone and parasitic capacitances of the package were also measured. The ADC design overview The goal of [...] więcej»
w zeszycie ELEKTRONIKA - KONSTRUKCJE, TECHNOLOGIE, ZASTOSOWANIA 2009/12

KUP TERAZ » KUP TERAZ (SMS) »

Strona 1

r e k l a m a