Twój Profil
Kliknij, aby zalogować »
Jesteś odbiorcą prenumeraty plus
w wersji papierowej?

Oferujemy Ci dostęp do archiwalnych zeszytów prenumerowanych czasopism w wersji elektronicznej
AKTYWACJA DOSTĘPU! »

Twój koszyk

Twój koszyk jest pusty

Czasowy dostęp?

To proste!

zobacz szczegóły

r e k l a m a

ZAMÓW EZEMPLARZ PAPIEROWY!

zobacz szczegóły

Wyniki wyszukiwania

Wyniki 1-3 spośród 3 dla zapytania: authorDesc:"Natalia MASLENNIKOWA"

» Sprzętowa realizacja algorytmu redukcji wstecznej w układach FPGA Xilinx Virtex4

OLEG MASLENNIKOW

PIOTR RATUSZNIAK

NATALIA MASLENNIKOWA

Nowoczesne układy reprogramowalne z architekturą FPGA (ang. Field Programmable Gate Array) pozwalają na implementację, w jednym układzie scalonym, złożonego wyspecjalizowanego systemu komputerowego zawierającego od kilku do kilkudziesięciu potokowych jednostek przetwarzających. Ta potencjalna możliwość wynika z zasobów sprzętowych nowoczesnych układów i platformy reprogramowalnych, jak np. układy Stratix II firmyAltera i Virtex 4 firmy Xilinx [1], które poza ogromnym polem komórek z architekturą FPGA i bloków pamięci RAM, zawierają dużą liczbę stałoprzecinkowych bloków mnożących, a nawet bloków DSP (tzw. DSP48slice, do 512 bloków w jednym układzie, gdzie jeden blok DSP zawiera jeden 18-bitowy blok mnożący z 48-bitowym akumulatorem, kilkoma rejestrami i multiplekserami) [2]. W[...] więcej»
w zeszycie ELEKTRONIKA - KONSTRUKCJE, TECHNOLOGIE, ZASTOSOWANIA 2009/10

KUP TERAZ » KUP TERAZ (SMS) »

» Realizacja w układach FPGA jednostek operacyjnych działających w arytmetyce ułamkowej

OLEG MASLENNIKOW

NATALIA MASLENNIKOWA

PIOTR PAWŁOWSKI

WŁODZIMIERZ KHADZHYNOV

ANATOLI SERGYIENKO

Nowoczesna technologia VLSI pozwala na umieszczenie w pojedynczym układzie scalonym ASIC całego złożonego systemu cyfrowego zawierającego ponad 200 mln bramek, tzw. systemu jednoukładowego SoC (ang. System-on-Chip). Jednak w przypadku małoseryjnej produkcji systemu SoC jest on realizowany przy wykorzystaniu innych, znacznie tańszych niż ASIC platform sprzętowych, np. nowoczesnych platform re[...] więcej»
w zeszycie ELEKTRONIKA - KONSTRUKCJE, TECHNOLOGIE, ZASTOSOWANIA 2007/11

KUP TERAZ » KUP TERAZ (SMS) »

» Realizacja sprzętowa operacji potęgowania modularnego w systemach kryptograficznych

Oleg MASLENNIKOW

W artykule przedstawiono kilka architektur układów arytmetycznych przeznaczonych do realizacji operacji potęgowania modularnego c=(me) mod n. Ich oryginalnym elementem jest blok mnożenia realizujący algorytm nazwany przez autorów modularnym mnożeniem binarnym. Autorzy proponują realizować układy potęgowania na bramkach prądowych CMOS, co pozwoli radykalnie zwiększyć stopień odporności systemu kryptograficznego "na podsłuchanie", tj. na ataki oparte o analizę poboru mocy lub zmian pola elektromagnetycznego systemu podczas działania. Abstract. This paper presents several architectures of circuits destined to the realization of the modular exponentiation operation c = (m e ) mod n. The original element is a block implementing the multiplication algorithm called by the authors of the bina[...] więcej»
w zeszycie PRZEGLĄD ELEKTROTECHNICZNY 2009/11

KUP TERAZ » KUP TERAZ (SMS) »

Strona 1

r e k l a m a