» Porównanie metod dynamicznej rekonfiguracji analogowych oraz cyfrowych matryc programowalnych
|
|
JAN MOCHA 
Układy elektroniczne tradycyjnie konstruowane są tak, aby
spełniały one ściśle określone założenia projektowe. Powstałe
przy takim podejściu układy mają z góry ustalone
parametry oraz funkcje, np. filtr o określonej częstotliwości
odcięcia, czy licznik o określonej pojemności. Zmiana parametrów
takich układów wymaga przeprowadzenia nowego
procesu projektowego i zbudowania całkowicie nowego
układu, bardzo często o innej strukturze fizycznej. Niedogodności
te spowodowały zwrócenie się konstruktorów oraz
producentów w stronę projektowania na poziomie bloków
funkcjonalnych [1]. Takie podejście do projektowania uprościło
znacząco sam proces, nie mniej jednak nawet niewielka
zmiana w założeniach projektu wymagała zmiany topologii
połączeń w zaprojektowanym układzie, co wiązało się z koniecznością
projektowania i wykonywania nowego obwodu
drukowanego.
Podjęto zatem próby opracowania uniwersalnych układów
programowalnych, w których realizowana funkcja może być dowolnie
zmieniana. Proces projektowy upraszcza się, a jakiekolwiek
zmiany nie wymagają już zmian obwodu drukowanego. Ze
względu na prostsze zasady projektowe układy programowalne
są od lat z powodzeniem stosowane dziedzinie techniki cyfrowej
[2]. Najnowsze możliwości technologii mikroelektronicznych
umożliwiły realizację złożonych struktur programowalnych o dużych
zasobach logicznych - programowalnych matryc bramkowych
FPGA (ang. Field Programmable Gate Array) [2]. W technice
analogowej, ze względu na bardzo dużą różnorodność
struktur, próby opracowania układów programowalnych były dużo
trudniejsze. Jednak rozwój układów działających w technice przełączanych
pojemności SC (ang. Switched Capacitor) [3] umożliwił
realizację analogowych matryc programowalnych FPAA (ang.
Field Programmable Analog Array) przez firmę Anadigm [4].
56 Elektronika 9/2010
W dalszej części artykułu zostaną przedstawione podstawowe
informacje dotyczące dynamicznej rekonfiguracji analogowych
i cyfrowyc[...]
więcej»
w zeszycie
ELEKTRONIKA - KONSTRUKCJE, TECHNOLOGIE, ZASTOSOWANIA 2010/9
|
|
|
|
|
|
|
|
|
|
|
|
» Możliwość wykorzystania specyficznych własności układów FPGA do konstrukcji jednostki centralnej sterownika PLC
|
|
MIROSŁAW CHMIEL JAN MOCHA
Jednostki centralne sterowników programowalnych PLC (ang.
Programmable Logic Controller) realizowane są najczęściej
jako układy jednoprocesorowe, jednak zważywszy, że wiele
procesów przemysłowych ma charakter analogowo-cyfrowy,
efektywniejsza jest konstrukcja bitowo-bajtowa (słowowa)
jednostki centralnej. W jednostkach takich istnieje wiele problemów
współpracy procesora bitowego oraz słowowego, do
których można zaliczyć [1]:
- dostęp do liczników oraz timerów,
- wymiana informacji pomiędzy procesorami,
- dostęp do sygnałów obiektowych przez obydwa procesory.
Rozwiązanie niektórych z wymienionych problemów, umożliwiają
współczesne struktury programowalne, pozwalając na
konstrukcję układów dedykowanych do specyficznych wymagań
stawianych przed jednostkami centralnymi sterowników
PLC. Dodatkowo pozwalają one na konstruowanie szybko działających
sterowników realizujących program sterowania w sposób
programowy [2], jak i całkowicie sprzętowy [3].
Dwuprocesorowa jednostka centralna, prezentowana
w niniejszym artykule, została zrealizowana w oparciu o układ
programowalny FPGA (ang. Field Programmable Gate Array)
rodziny Virtex-4 firmy Xilinx o oznaczeniu XC4VLX25. Jest on
wyposażony w 10752 rekonfigurowalne bloki Slice. Możliwe
jest wykorzystanie bloków Slice jako układów pamięci typu
DistributedRAM. Dzięki temu możliwe jest uzyskanie szybkiej
pamięci o niewielkiej pojemności, kosztem liczby możliwych
do zrealizowania funkcji logicznych. W roli układów pamięciowych
możliwe jest ponadto wykorzystanie wbudowanych
w układ FPGA dedykowanych sprzętowych bloków pamięci
BlockRAM. Do zarządzania sygnałem zegarowym można wykorzystać
sprzętowe bloki DCM (ang. Digital Clock Manager),
które umożliwiają zmianę częstotliwości oraz fazy sygnału
zegarowego, jak również umożliwiają uzyskanie kilku sygnałów
taktujących. Realizację operacji arytmetycznych ułatwia
sprzętowy układ XtreamDSP, którego bloki DSP48 umożliwiają
(całkowicie sprzętowe) do[...]
więcej»
w zeszycie
ELEKTRONIKA - KONSTRUKCJE, TECHNOLOGIE, ZASTOSOWANIA 2011/9
|
|
|
» Odporność na zaburzenia elektromagnetyczne analogowych matryc programowalnych FPAA stosowanych w urządzeniach medycznych
|
|
Jan MOCHA Tomasz WOŹNICA
W artykule przedstawiono wyniki badań odporności na zaburzenia elektromagnetyczne detektora zespołów QRS zbudowanego
z wykorzystaniem analogowych układów programowalnych FPAA. Zespoły QRS na elektrokardiogramie odpowiadają skurczom komór serca.
Głównym celem badań była weryfikacja poprawności pracy układów FPAA w obecności narażeń o poziomach, które zgodnie z odpowiednimi
normami, powinny być tolerowane przez urządzenia podtrzymujące życie. Wykazano poprawne działanie układów FPAA w obecności w/w narażeń.
Abstract. The paper outlines results obtained from investigation of immunity to electromagnetic disturbances demonstrated by the QRS complex
detector designed with use of Field Programmed Analog Arrays (FPAA). QRS complexes on ECG waveforms correspond to contractions of heart
ventricles. The research study was intended to verify whether FPAA devices are capable to keep working correctly at presence of disturbances with
levels that are specified by relevant standards as tolerable to life-support equipment. The experiments demonstrated reliable operation of FPAA
circuits under exposure to such disturbances. (Immunity of Field Programmed Analog Arrays FPAA to electromagnetic disturbances in the
case of FPAA application to medical equipment).
Słowa kluczowe: analogowe układy programowalne FPAA, detekcja zespołów QRS, odporność na zaburzenia elektromagnetyczne,
kompatybilność elektromagnetyczna EMC.
Keywords: Field Programmable Analog Array FPAA, QRS complexes detection, electromagnetic disturbances immunity, electromagnetic
compatibility EMC.
Wstęp
Realizacja rozbudowanych układów analogowych
w oparciu o elementarne układy średniej skali integracji jest
niezwykle kłopotliwa. Rozbudowane układy elektroniczne
stwarzają problemy nie tylko na etapie ich konstruowania
i uruchamiania, ale również podczas badań kompatybilności
elektromagnetycznej. Ciekawą alternatywą do klasycznego
podejścia projektowego, jest wykorzystanie analogowych
matryc p[...]
więcej»
w zeszycie
PRZEGLĄD ELEKTROTECHNICZNY 2012/2
|
|
|
|
|
|
|
|
|
» Redukcja emisji zaburzeń elektromagnetycznych w układach FPGA z wykorzystaniem struktur typu GALS
|
|
JÓZEF KULISZ JAN MOCHA TOMASZ WOŹNICA
Ze względu na szybkość przełączania i synchroniczną pracę,
współczesne układy cyfrowe są znaczącym źródłem zaburzeń
elektromagnetycznych - zarówno promieniowanych, jak również
przewodzonych, o bardzo szerokim spektrum i znacznej
energii. Zaburzenia te określane są jako szum jednoczesnego
przełączania (ang. simultaneous switching noise) [1]. Powoduje
to duże problemy konstrukcyjne na poziomie projektu
obwodu drukowanego oraz integralności całego systemu.
Bardzo często konwencjonalne metody ograniczania zakłóceń
elektromagnetycznych, takie jak: staranny projekt wielowarstwowego
obwodu drukowanego, odsprzęganie, filtrowanie
oraz ekranowanie, mają niewystarczającą skuteczność.
Konieczne jest zatem opracowanie alternatywnych metod
redukcji zaburzeń elektromagnetycznych emitowanych przez
systemy cyfrowe. Jednym z kierunków poszukiwań może być
rezygnacja z paradygmatu synchronicznej pracy tych systemów,
co prowadzi do bardziej równomiernego rozłożenia
prądu zasilającego w czasie, a w efekcie do redukcji emisji
zaburzeń elektromagnetycznych przez system.
Niewątpliwie najpopularniejszą ze stosowanych praktycznie
metod redukcji emisji elektromagnetycznej jest użycie
sygnału zegarowego z rozproszonym widmem (ang. spread
spectrum clock). Metoda polega na wprowadzeniu do sygnału
zegarowego niewielkiego jitteru [2], co wymaga jednak specjalizowanych
i bardziej złożonych układów generacyjnych.
Inne metody opisywane w literaturze bazują na wykorzystaniu
układów o architekturze globalnie asynchronicznej-lokalnie
synchronicznej GALS (ang. Globally Asynchronous Locally
Synchronous) [3] lub układów pracujących całkowicie asynchronicznie
[4, 5]. Istnieją również metody bazujące na celowym
wprowadzaniu opóźnienia w sygnał zegarowy (ang.
skew) [6]. Niestety metody te, ze względu na złożoność i trudności
technologiczne, nie wyszły jeszcze poza stadium badań
laboratoryjnych.
Rekonfigurowalne układy logiczne, a w szczególności
matryce FPGA (ang. F[...]
więcej»
w zeszycie
ELEKTRONIKA - KONSTRUKCJE, TECHNOLOGIE, ZASTOSOWANIA 2010/12
|
|
|
» Kompaktowy sterownik programowalny z panelem dotykowym
|
|
Łukasz Folta Mirosław Chmiel Jan Mocha
W artykule przedstawiono prototypową konstrukcję sterownika
programowalnego współpracującego z panelem operatorskim
MT-505 TV. Urządzenie realizuje podstawowe zadania stawiane
nanosterownikom oraz komunikuje się z panelem, wykorzystując
protokół komunikacyjny Modbus, dzięki czemu możliwa jest
prosta modyfikacja programu pracy sterownika. Zastosowane
rozwiązania sprawiają, że prototyp urządzenia można w prosty
sposób rozbudowywać i zwiększać jego możliwości.
Jedną z najbardziej znanych grup układów sterowania są programowalne
sterowniki PLC (Programmable Logic Controller), które
w przypadku konieczności wprowadzenia zmian w realizowanym
algorytmie sterowania najczęściej nie wymagają zmian sprzętowych,
a jedynie stosunkowo prostego przeprogramowania.
Wydawać by się mogło, że sterowniki programowalne wykorzystywane
są jedynie do sterowania w zaawansowanych procesach
przemysłowych, jednak - pomimo ciągłego rozszerzania możliwości
nowych konstrukcji sterowników - według ekspertów, zapotrzebowanie
na stosunkowo proste i małe sterowniki PLC będzie ciągle
wzrastać. Świadczy o tym fakt, iż inżynierowie tworzący systemy
sterowania wykorzystują przede wszystkim cyfrowe układy wejścia/
wyjścia, natomiast znikomą liczbę wejść/wyjść analogowych [1].
Użytkownik od systemu sterowania oczekuje przede wszystkim
dostarczenia zestawu podstawowych funkcji, niezawodności, prostoty
obsługi i programowania - możliwej również dla osób nie
mających wykształcenia specjalistycznego. Pozwala to zredukować
koszty obsługi sterownika, a w efekcie zwiększa konkurencyjność
danego wyrobu na rynku. Ważnym aspektem jest również elastyczność
oraz wizualizacja wyników pracy i stanu urządzenia.
Elastyczność realizowana przez prostą zmianę oprogramowania
stwarza możliwość zmiany trybów pracy urządzenia bez ponoszenia
nakładów na ponowną realizację projektu. Możliwe staje się korygowanie
błędów lub dostosowanie działania urządzeń już wdrożonych,
w zależności od indy[...]
więcej»
w zeszycie
WIADOMOŚCI ELEKTROTECHNICZNE 2011/11
|
|
|
|
Strona 1
Następna strona »
|
Twój Profil
Twój koszyk
