EDWARD HRYNKIEWICZ- zobacz i pobierz wszystkie publikacje autora EDWARD HRYNKIEWICZ w naszych czasopismach

Wyniki 1-6 spośród 6 dla zapytania: authorDesc:"Edward Hrynkiewicz"

» A/D converter for sensor characteristics linearization

Due to the obvious fact that sensors transfer characteristics are often non-linear, it is necessity to carry-out a linearization of such characteristics. It may be done by introducing nonlinearity to a measurement transducer, by applying static converter with reverse nonlinearity to a sensor characteristic or in microprocessor system by software way or by using memory as a look-up-table converter [1, 4, 6]. But if digital signal processing is used it is necessary first to convert an analogue measured value to a digital one using A/D converter and next carried-out a linearization. Such approach is time and resources consuming. The author of this work proposes to use linearizing A/D converter for such purposes [1]. The linearization may be carried-out during conversion time what is, for instance, important for fast operating PLCs. Two types of linearizing A/D converted are considered: A/D converter with voltage-to-frequency indirect conversion and dual slope A/D converter. Both approach are suitable to use with measuring transducers. Linearizing A/D converter with intermediate U/f conversion When in measuring system an A/D converter with indirect U/f conversion is used a linearization of transducer transfer characteristic can be completed by introducing a rate multiplier [2, 5] between U/f module and a pulse counter. The programming numbers applied to a rate multiplier are set-up in such a manner that the linear relat[...] więcej»
w zeszycie ELEKTRONIKA - KONSTRUKCJE, TECHNOLOGIE, ZASTOSOWANIA 2011/3

KUP TERAZ » KUP TERAZ (SMS) »

» Analiza szumu modulacyjnego cyfrowego generatora sinusoidalnego z modulacją sigma-delta

LECHOSŁAW TOMASZEWSKI

EDWARD HRYNKIEWICZ

Koncepcja cyfrowa, generacja przebiegu sinusoidalnego z wykorzystaniem modulacji sigma-delta w pętli sprzężenia zwrotnego została zaproponowana w pracy [6], a następnie rozwinięta w pracy [7]. W tej pracy autorzy zajęli się analizą szumu modulacyjnego występującego w tego typu układach. Dla potrzeb badań generatora przyjęto, że rozważania odnosić się będą do układu z rys. 1. W sposób szczególny dotyczyć muszą sygnału wyjściowego Y, będącego strumieniem bitowym sigma-delta, w którym zakodowany jest przebieg sinusoidalny, oraz sygnału S2 z wejścia modulatora sigma-delta będącego dwukrotnie akumulowanym przebiegiem Y, stanowiącym pierwowzór sygnału Y przed modulacją. W rozważaniach i ilustracjach przyjęto, że sygnał sinusoidalny ma postać ogólną: gdzie: φ0 jest wskaźnikiem [...] więcej»
w zeszycie ELEKTRONIKA - KONSTRUKCJE, TECHNOLOGIE, ZASTOSOWANIA 2009/10

KUP TERAZ » KUP TERAZ (SMS) »

» System wieloprocesorowy do badania układów arbitrażu – rozwiązanie sprzętowe

KRZYSZTOF TABOREK

EDWARD HRYNKIEWICZ

Architektura prezentowanego systemu wieloprocesorowego jest rozwinięciem zaprojektowanego wcześniej 8-bitowego systemu wieloprocesorowego, który został opisany w [3]. Schemat blokowy obrazujący ideę działania tego zmodyfikowanego systemu wieloprocesorowego przedstawia rys. 1. Cały system możemy podzielić na bloki funkcjonalne, które ze sobą współpracują. Jeden z procesorów jest wyróżniony i nazwany master. Pozostałe, znajdujące się w systemie procesory, są jednostkami podległymi i każdy z nich jest nazwany slave. Wszystkie procesory wyposażono w pamięci lokalne. Procesor master steruje całym systemem. Może on uruchomić poszczególne jednostki slave używając systemu przerwań. W tym celu, poprzez magistralę globalną, master ustawia w rejestrze zgłoszeń przerwań odpowiednie bity. Ustawione przerzutniki wysyłają do odpowiadających sobie procesorów slave aktywne sygnały INT. Uruchomione poprzez przerwania jednostki podległe wykonują zadania i na końcu swojej pracy zerują swoje przerzutniki w rejestrze zgłoszeń przerwań. Wydajność systemu wieloprocesorowego określana jest poprzez pomiar czasu wykonania całego programu. Czas jest mierzony do momentu gdy wszystkie bity Qi rejestru przerwań zostaną wyzerowane. Procesor master ma również swój przerzutnik w rejestrze zgłoszeń przerwań a odpowiadający jemu bit Q0 procesor ten ustawia jak i zeruje na drodze programowej. Realizując swoje zadanie, każdy z procesorów próbuje zapisać lub odczytać dane z pamięci globalnej. W tym celu wysyła swój sygnał zgłoszenia/REQUEST do układu arbitrażu. Gdy arbiter zezwala zgłaszającej się jednostce przejąć magistralę, to wysyła do niej sygnał zwrotny/GRANT. Procesory, które wysłały swoje zgłoszenia ale nie dostały zezwolenia na przejęcie magistrali globalnej, są utrzymywane w stanie WAIT (brak sygnału READY). W tak zaprojektowanym systemie układ arbitrażu jest samodzielnym modułem. Ułatwione jest zatem badanie wydajności systemu wieloprocesorowego w zal[...] więcej»
w zeszycie ELEKTRONIKA - KONSTRUKCJE, TECHNOLOGIE, ZASTOSOWANIA 2010/9

KUP TERAZ » KUP TERAZ (SMS) »

» Permutacja argumentów funkcji logicznej przy poszukiwaniu dekompozycji Ashenhursta w dziedzinie spektralnej Reeda-Mullera

Edward Hrynkiewicz

Dariusz Polok

Od czasu kiedy w roku 1983 wprowadzone zostały układy FPGA dekompozycja stała się jedną z ważniejszych technik syntezy i implementacji układów logicznych. Są różne sposoby realizacji dekompozycji. Często spotykane przedstawione są w [1, 2, 4, 5]. W niniejszej pracy przedstawione zostaną niektóre aspekty realizacji dekompozycji w dziedzinie spektralnej Reeda-Mullera. Spektrum Reeda-Mullera obliczane jest z wykorzystaniem jako funkcji bazowych funkcji Reeda-Mullera. Funkcje te definiowane są w przedziale jednostkowym <0,1>, który dzielony jest na 2n podprzedziałów. Podprzedziałowi leżącemu najbardziej z lewej strony przyporządkowuje się numer 0, a podprzedziałowi najbardziej z prawej numer 2n - 1 [3, 4]. (1) gdzie: ω - rząd funkcji Reeda-Mullera; 0 ≤ ω ≤ 2n-1; ω = ωn-1ωn-2 … ω0 x - numer podprzedziału; 0 ≤ x ≤ 2n-1; x = xn-1xn-2 … x0 Π- = = n 1 i i 0 Rω (x) ωix Wartości funkcji Reeda-Mullera często przedstawiane są w formie macierzowej. Macierz R(n) może być obliczana jako iloczyn Kroneckera macierzy R(1) i macierzy R(n-1) [3]: R(n) = R(1) ⊗ R(n-1) (2) gdzie: macierz R(1) =     1 1 1 0 macierz bazowa przekształcenia Reeda-Mullera Transformacja Reeda-Mullera zdefiniowana jest względem ciała Galois GF(2) i w formie macierzowej posiada następującą postać [3, 4]: (3) gdzie: R(n) - macierz Reeda-Mullera; f - wektor wartości funkcji logicznej f(xn-1,xn-2, …,x0), fs - spectrum Reeda-Mullera (wektor współczynników widmowych). Odwrotna transformacja Reeda-Mullera [4] obliczana jest następująco: f s R(n) f = ⋅ Elektronika 10/2011 125 f(xn-1,xn-2, …,x0) = XRfs nad GF(2) (4) gdzie: X [1 xn i 1] n 1 i 0 R - - - = ⊗ = , (5) [1 xn-i-1] - wektor bazowy odwrotnego przekształcenia Reeda- Mullera. Wyrażenia (3) i (4) tworzą parę transformacji Reeda-Mullera, które m[...] więcej»
w zeszycie ELEKTRONIKA - KONSTRUKCJE, TECHNOLOGIE, ZASTOSOWANIA 2011/10

KUP TERAZ » KUP TERAZ (SMS) »

» Układ arbitrażu z pełną rotacją priorytetów do najniższego dla systemu wieloprocesorowego

KRZYSZTOF TABOREK

EDWARD HRYNKIEWICZ

ZDZISŁAW POGODA

W klasycznej architekturze systemu wieloprocesorowego procesory komunikują się przez wspólną pamięć oraz pojedynczą magistralę [2]. Jednocześnie nawet kilka jednostek procesorów może wysłać swoje zgłoszenia dostępu do pamięci. Jednak w tym samym czasie tylko jeden procesor może przesyłać dane przez magistralę. Pozostałe jednostki muszą oczekiwać w kolejce na dostęp do magistrali. Z tego też[...] więcej»
w zeszycie ELEKTRONIKA - KONSTRUKCJE, TECHNOLOGIE, ZASTOSOWANIA 2007/11

KUP TERAZ » KUP TERAZ (SMS) »

» Dynamicznie rekonfigurowalna wspołbieżna realizacja sterowania binarnego

EDWARD HRYNKIEWICZ

ADAM MILIK

JAN MOCHA

Sterowniki przemysłowe PLC (ang. Programmable Logic Controller) stosowane są do realizacji algorytmów sterowania od lat siedemdziesiątych ubiegłego wieku. Rozwiązania tego typu mają ugruntowaną pozycję na rynku i są powszechnie bardzo chętnie wykorzystywane. Algorytm sterowania w typowym sterowniku realizowany jest przez układ mikroprogramowalny lub mikroprocesorowy. Taki sposób wykonywania [...] więcej»
w zeszycie ELEKTRONIKA - KONSTRUKCJE, TECHNOLOGIE, ZASTOSOWANIA 2008/11

KUP TERAZ » KUP TERAZ (SMS) »

Strona 1

r e k l a m a