Twój Profil
Kliknij, aby zalogować »
Jesteś odbiorcą prenumeraty plus
w wersji papierowej?

Oferujemy Ci dostęp do archiwalnych zeszytów prenumerowanych czasopism w wersji elektronicznej
AKTYWACJA DOSTĘPU! »

Twój koszyk

Twój koszyk jest pusty

Czasowy dostęp?

To proste!

zobacz szczegóły

r e k l a m a

ZAMÓW EZEMPLARZ PAPIEROWY!

zobacz szczegóły

Wyniki wyszukiwania

Wyniki 1-2 spośród 2 dla zapytania: authorDesc:"Robert PIOTROWSKI"

» Hardware implementation of digital image stabilization using optical flow algorithm and FPGA technology

ROBERT PIOTROWSKI

STANISŁAW SZCZEPAŃSKI

SŁAWOMIR KOZIEŁ

Analysis of the moving objects is exploited in various applications, e.g., security and monitoring systems, automatic robot control, etc. The motion can be a result of both the moving objects and the moving camera. In many cases, the camera movement is unwelcome and has to be compensated before further processing of the image. There are several types of image stabilization systems including electronic, mechanical, and digital ones. In this paper, we present a digital image stabilization (DIS) system based on the modified optical flow algorithm and FPGA hardware realization. Digital image stabilization (DIS) algorithm can be divided into two basic blocks. The first block determines the local motion (LM) and the global motion (GM) of pixels, whereas the second block carries out [...] więcej»
w zeszycie ELEKTRONIKA - KONSTRUKCJE, TECHNOLOGIE, ZASTOSOWANIA 2010/2

KUP TERAZ » KUP TERAZ (SMS) »

» Ultra-low power analogue CMOS vision chip

Jacek JAKUSZ

Waldemar JENDERNALIK

Grzegorz BLAKIEWICZ

Robert PIOTROWSKI

Stanisław SZCZEPAŃSKI

The paper presents a project and results of testing of an analogue vision chip, which performs low-level convolutional image processing algorithms in real time. The prototype chip is implemented in 0.35 m CMOS technology, contains SIMD matrix of analogue processing elements of size 64 x 64. The dimensions of the matrix topography is 2.2 mm x 2.2 mm, giving the density of 877 processors per mm2. Matrix dissipates less than 0.4 mW of power under 3.3 V supply and at the speed of image processing 100 frames/s. Streszczenie. W artykule przedstawiono projekt i wyniki badań scalonego analogowego układu wizyjnego, który wykonuje splotowe niskopoziomowe algorytmy przetwarzania obrazu w czasie rzeczywistym. Układ prototypowy został wykonany w technologii CMOS 0,35 μm i zawiera matrycę SIMD procesorów analogowych o rozmiarze 64 x 64. Wymiary topografii matrycy wynoszą 2,2 mm x 2,2 mm, co daje gęstość 877 procesorów na mm2. Matryca pobiera moc mniejszą niż 0,4 mW ze źródła zasilającego 3,3 V przy szybkości przetwarzania obrazów 100 kl/s. (Mikromocowy procesor analogowy CMOS do wstępnego przetwarzania obrazu). Keywords: CMOS analogue circuits, image processing, analogue processors. Słowa kluczowe: układy analogowe CMOS, przetwarzanie obrazu, procesory analogowe. Introduction The vision sensors integrated together with a specialized microprocessor on a common silicon substrate, called vision chips, find applications in many technical areas, like: robotics, biomedical implants, systems controlling the road traffic, and automatic navigation systems. The main role of the vision chips is image detection and low-level, early-vision image processing, which typically includes: smoothing, edge detection, noise reduction, sharpening, etc. For autonomous systems, like robots or biomedical implants, the low-power operation is very important, because such systems are typically batterypowered. There are two main methods of the vision chips silico[...] więcej»
w zeszycie PRZEGLĄD ELEKTROTECHNICZNY 2011/10

KUP TERAZ » KUP TERAZ (SMS) »

Strona 1

r e k l a m a