Wyniki 1-5 spośród 5 dla zapytania: authorDesc:"ANATOLIJ PŁATONOW"

Projektowanie bezprzewodowych systemów przesyłania informacji pracujących na granicy Shannona

Czytaj za darmo! »

Zgodnie ze Standardem ISO/IEC 7498-1, podstawowym abstrakcyjnym modelem współczesnych sieci telekomunikacyjnych jest siedmiowarstwowa struktura OSI (Open System Interconnection Reference Mode), nazywana także seven layer model [1,2]. Każda z warstw OSI realizuje wiele specyficznych dla tego poziomu zadań (rys. 1) i umożliwia realizację zadań warstwy wyższej oraz, po wykonaniu swoich zadań przekazuje informację do warstwy niższej. Komunikację wewnątrzwarstwową zapewniają odpowiednie protokoły. Górna warstwa (warstwa aplikacji) zapewnia użytkownikom dostęp do sieci, a dolna (warstwa fizyczna) zapewnia przesyłanie i odbiór sygnałów zawierających informacje przychodzące ze znajdującej się nad nią warstwy łączy danych. Warstwa fizyczna odgrywa szczególną rolę w każdej sieci - jest[...]

Zasady projektowania i właściwości optymalnych STS ze sprzężeniem zwrotnym pracujących na granicy Shannona


  Podstawowym zadaniem teorii projektowania bezprzewodowych systemow przesy.ania sygna.ow (STS) jest zwi.kszenie ich efektywno.ci [1]. Oznacza to, .e STS powinni zapewnia. maksymaln. szybko.., jako.. i zasi.g wiarygodnej transmisji sygna.ow od peryferyjnych blokow nadawczych (PBN) do stacji bazowych (SB) przy minimalnym zu.yciu energii, z.o.ono.ci, rozmiarow i kosztow produkcji, a tak.e optymalnym wykorzystaniu pasma kana.ow. Generalne warunki rozwi.zania tego zawieraj.cego wewn.trzne sprzeczno.ci zadania s. znane ([2,3] i inne prace): zadaniem projektantow jest maksymalne przybli.enie charakterystyk efektywno.ci STS do granicy Shannona. Jednak.e, wyprowadzenie analitycznych zale.no.ci umo.liwiaj.cych .cis.e rozwi.zanie tego zadania nadal pozostaje zadaniem nierozwi.zanym [2.4]. Na rysunku 1 (por. monografi. [2], rozdz. 10), granic. Shannona pokazano jako lini. dziel.c. p.aszczyzn. efektywno.ci pasmo-moc na obszar systemow realizowalnych (kolor bia.y) oraz nierealizowalnych (kolor zielony). formacji, a bit / ƒĚ E N reprezentuje bardziej wygodny do analizy [2, 3], .znormalizowanyh SNR 2 0 bit / / ƒĚ E N = F Q C , ktory charakteryzuje efektywno.. systemu pod wzgl.dem poboru mocy. Z kolei, C/F0 [bit/s/Hz] okre.la efektywno.. wykorzystania pasma kana.u. Zale.no.. (1) wynika z fundamentalnego wzoru Shannona na pojemno.. kana.u z AWGN, okre.laj.cego .idealn.h, najbardziej efektywn. wymian. moc nadajnika . szeroko.. pasma kana.u. Ni.ej zostanie pokazane, .e zadanie to mo.e by. w.a.ciwie rozwi.zane dla adaptacyjnych STS ze sprz..eniem zwrotnym (ASTS), a wyniki rozwi.zania umo.liwiaj. projektowanie systemow pracuj.cych na granicy (1). Inaczej ni. w znanych obecnie STS z cyfrowym sprz..eniem zwrotnym, rozpatrywane tu ASTS wykorzystuj. nie cyfrow., a analogowa transmisj. sygna.ow, co znacz.co upraszcza ich cz... transmisyjn. eliminuj.c przetworniki A/C i bloki kodowania). Stwarza to jako.ciowo nowe mo.liwo.ci d[...]

Metody poprawy charakterystyk cyklicznych przetworników A/C


  W artykule przedstawiono wyniki badań w obszarze poprawy efektywnej rozdzielczości i szybkości konwersji w cyklicznych (typu sub-ranging) przetwornikach A/C (CPAC) wykorzystujących nową zasadę konwersji [1-3], polegającą na zastosowaniu adaptacyjnych algorytmów estymacji rozwiniętych w pracy [4]. Architektura części analogowej nowego (inteligentnego) cyklicznego przetwornika A/C (IPC) jest taka sama, jak architektura znanych CPAC typu sub-ranging. W celach ilustracyjnych, prezentację nowych wyników przeprowadzono na przykładzie obecnie produkowanego przetwornika AD678 [5, 6]. Poprawę rozdzielczości IPC uzyskuje się dzięki zastosowaniu w części cyfrowej suboptymalnych algorytmów obliczania kodów i sterowań dostrajających parametry części analogowej (por. rys. 1), co stwarza niedostępne w konwencjonalnych CPAC możliwości poprawy jakości konwersji. Podstawę suboptymalnego algorytmu konwersji stanowią optymalne algorytmy jednoczesnego dostrajania części analogowej i cyfrowej adaptacyjnych systemów estymacji (ASE) wyprowadzone w [4]. Algorytmy te określają sposób dostrajania i parametry części analogowej oraz algorytmy obliczania estyma, przy których dokładność estymacji próbek zostaje zwiększona do teoretycznie osiągalnej granicy. Dodatkową cechą szczególną tych algorytmów jest eliminacja nasycenia, które może wystąpić przy adaptacyjnym dostrajaniu części analogowej. Nieliniowość części analogowej IPC powoduje, że procesy w IPC są nie-Gaussowskie i optymalne algorytmy [4] częściowo tracą swoją optymalność. Stwarza to dodatkowe możliwości poprawy efektywności IPC (rozdzielczości i szybkości konwersji) poprzez ich korektę. W artykule przeanalizowano i porównano nowe oraz wcześniej opracowane [1-3, 7-10] metody korekty Gaussowskiego algorytmu [4] zapewniające maksymalną poprawę rozdzielczości IPC. Niewykorzystane zasoby IPC Na rysunku 1 pokazano uogólniony schemat blokowy przetwornika cyklicznego. Zarówno w IPC, jak i w znanych [...]

Eliminacja zakłóceń harmonicznych w inteligentnych cyklicznych przetwornikach A/C


  Jednym z typowych wymaga. stawianych przed wspo.czesnymi urz.dzeniami elektronicznymi jest mo.liwo.. ich prawid.owego funkcjonowania w przypadku wyst.powania zak.oce. pochodz.cych od innych urz.dze. elektrycznych i elektronicznych pracuj.cych w ich otoczeniu, jak rownie. od uk.adow zasilaj.cych, czy zewn.trznych po. elektromagnetycznych. W wielu przypadkach zak.ocenia te lub ich dominuj.ce sk.adowe mog. by. modelowane jako sygna.y harmoniczne. Wymagania dotycz.ce odporno.ci na zak.ocenia przenosz. si. rownie. na wspo.czesne przetworniki analogowo-cyfrowe b.d.ce elementami szerokiej gamy urz.dze. elektronicznych. Dlatego te., aby zredukowa. wp.yw mo.liwych zak.oce. i zapewni. wysokie rozdzielczo.ci przetwornikow, konstruktorzy wykorzystuj. wiele skomplikowanych uk.adow analogowych i cyfrowych, ktore jednocze.nie zwi.kszaj. koszty produkcji przetwornikow. W artykule zaproponowano now. koncepcj. eliminacji zak.oce. harmonicznych opart. na zastosowaniu wielowymiarowych algorytmow jednoczesnej estymacji warto.ci probki wej.ciowej i amplitud sk.adowych kwadraturowych zak.ocenia sinusoidalnego. Algorytmy te mog. by. zastosowane w tzw. inteligentnych przetwornikach analogowo-cyfrowych, ktorych podstawowe w.asno.ci przedstawiono m.in. w pracach [1, 2]. Koncepcja inteligentnego cyklicznego przetwornika analogowo- cyfrowego IC ADC (ang. Intelligent Cyclic Analog-to-Digital Converter) oraz pierwszy prototyp [3] w technologii CMOS zosta.y opracowane w Instytucie Systemow Elektronicznych Politechniki Warszawskiej. Do.wiadczenia zdobyte w trakcje projektowania i eksperymentow z prototypem IC ADC spowodowa.y rozpocz.cie bada. nad uodpornieniem przetwornika na ro.norodne zak.ocenia, m.in. z wykorzystaniem wielowymiarowych algorytmow estymacji. Przetworniki IC ADC wykorzystuj. now. metod. konwersji opart. na zastosowaniu analitycznego podej.cia do optymalizacji adaptacyjnych algorytmow estymacji [4]. W zrealizowanym pierwszym prototypie IC [...]

Projektowanie i analiza laboratoryjnego prototypu cyklicznego przetwornika A/C wykorzystującego nową zasadę konwersji

Czytaj za darmo! »

Celem artykułu jest przedstawienie zasad nowej koncepcji konwersji A/C opracowanej w Instytucie Systemów Elektronicznych PW, a także wyników doświadczalnej analizy prototypu zaprojektowanego wspólnie z Instytutem Mikroi Optoelektroniki PW inteligentnego cyklicznego przetwornika A/C realizowanego w technologii CMOS (AustriaMicrosystems C35B4, 0,35 µm). Inteligentne przetworniki cykliczne (IPC) należą do klasy przetworników iteracyjnych, które formują cyfrowe estymaty próbek sygnału wejściowego z wykorzystaniem estymat uformowanych w poprzednim cyklu konwersji. Ta klasa przetworników obejmuje wiele typów, m.in. przetworników aproksymacji wagowej, wielostopniowe, RSD (ang. Redundant Signed Digit), sigma-delta i kaskadowe [1-3]. Architektura części analogowej IPC jest podob[...]

 Strona 1