Wyniki 1-6 spośród 6 dla zapytania: authorDesc:"DANIEL TOMASZEWSKI"

Weryfikacja możliwości globalnej ekstrakcji parametrów tranzystora MOS z użyciem modelu EKV

Czytaj za darmo! »

Artykuł przedstawia wyniki prac prowadzonych na styku mikroelektroniki i informatyki, dotyczących wykorzystania metod optymalizacji globalnej w zadaniu ekstrakcji parametrów tranzystorów MOS. Ekstrakcja polega na dopasowywaniu charakterystyk napięciowo-prądowych, uzyskanych za pomocą modelu tranzystora, do danych pomierzonych. Pierwsze badania [2] prowadzone były z wykorzystaniem jednowymiarowego, numerycznego modelu Pierreta-Shieldsa, ze względu na jego stosunkowo prostą obliczeniowo postać, niewielką liczbę parametrów oraz fakt, że jedno wyrażenie opisuje cały zakres pracy tranzystora MOS. Model ten nie nadaje się jednak do opisu submikronowych struktur MOS ponieważ nie uwzględnia wielu istotnych zjawisk, np. efektów występujących w tranzystorach z krótkim kanałem, jonizacji[...]

Integracja czujników na podłożu Si w modułowym systemie przepływowym


  Elektroniczne czujniki chemiczne są często stosowane do charakteryzacji roztworów wodnych, zarówno w pracach laboratoryjnych, jak i w ochronie środowiska naturalnego [1, 2]. Niewielkie rozmiary tych czujników sprzyjają budowie bardziej złożonych systemów pomiarowych. Celem pracy było zbadanie możliwości integracji w systemie pomiarowym różnych przyrządów wykonanych na monokrystalicznych podłożach krzemowych. Budowa systemu przepływowego W ramach prac nad czujnikami przeznaczonymi do monitorowania czystości wody (projekt FP6: Water Risk Management in Europe - WARMER [2]) skonstruowano formę wtryskową do wytwarzania obudów przepływowych do sensorów pracujących w systemach mikrofluidycznych. Obudowa z tworzywa ABS (Akrylonitryl-Butadien-Styren) może być wytwarzana jako przezroczysta lub całkowicie nieprzezroczysta w kolorze czarnym. Składa się z pięciu sprężyście połączonych części, które można rozłączać podczas eksploatacji, na przykład w celu wymiany struktury sensorowej. Sensor umieszczany jest w gnieździe obudowy, a połączenie uszczelnione za pomocą o-ringu. Sprężyste zaczepy i dopasowany do nich kształt obudowy umożliwiają szeregowe połączenie wielu obudów w większy system pomiarowy o elastycznej konstrukcji - rys. 1. Pierwszy i ostatni człon systemu stanowią moduły zakończone gwintowaną tuleją 28-1/4", typową dla zastosowań mikrofluidycznych. Obudowa przeznaczona jest do czujników o wymiarach 5 x 5 mm i grubości około 0,5 mm, posiadających maksymalnie 2 wyprowadzenia elektryczne, umieszczone z przeciwnej (nie zwilżanej) strony struktury. Dwa sprężyste pozłacane styki w części kontaktowej zapewniają połączenie elektryczne. Do tej obudowy dopasowana jest także dedykowana okrągła elektroda referencyjna o średnicy 10,5 mm, którą umieszcza się zamiast części kontaktowej ze stykami. Elektroda referencyjna stanowi niezbędny element systemu czujników przeznaczonego do monitorowania elektrochemicznych właściwości roztworów wodny[...]

Model prądu drenu i pojemności w dwubramkowym tranzystorze MOS o krótkim kanale


  Dwubramkowe tranzystory MOS SOI (DGMOSFET) z niedomieszkowanym kanałem uważane są za jedne z najbardziej obiecujących struktur, jeżeli chodzi o skalowanie przyrządów MOS do długości kanału w zakresie 10-50 nm [1, 2]. Zastosowanie symetrycznych tranzystorów dwubramkowych z bardzo cienkimi warstwami obszaru aktywnego i tlenku bramkowego umożliwia minimalizację pasożytniczych efektów krótkiego kanału, dzięki czemu silne i niejednorodne domieszkowanie kanału tranzystora nie jest już potrzebne. Brak intencjonalnie wprowadzonych atomów domieszek powoduje zmniejszenie rozpraszania, a tym samym poprawę ruchliwości oraz eliminuje fluktuacje koncentracji domieszek. Opracowanie dokładnych modeli fizycznych takich tranzystorów jest niezbędne dla symulacji układowych. W literaturze zaproponowano już kilka modeli charakterystyk tranzystora dwubramkowego. Modele oparte na potencjale powierzchniowym można znaleźć np. w [3] i [4]. Modele długokanałowe przedstawiono np. w [5] i [6]. Modyfikacja modelu [6] polegająca na uproszczeniu sposobu obliczania ładunku została wprowadzona w [7], a efekty krótkiego kanału uwzględniono np. w [8] i [9]. Niestety, żaden z wymienionych tu modeli nie obejmuje wszystkich istotnych efektów krótkiego kanału. W [10] przedstawiono nowy opis charakterystyk prądowonapięciowych dwubramkowego tranzystora MOS (oparty na modelu [6]) zawierający następujące efekty krótkiego kanału: nasycenie prędkości nośników, modulację długości kanału, obniżenie wysokości bariery indukowane napięciem drenu, wzrost gęstości ładunku w kanale indukowany napięciem drenu (DICE - opisany po raz pierwszy w [11]) i zależność napięcia progowego od długości kanału. Następnie zbadano wpływ wymienionych powyżej efektów na charakterystyki I-U, a otrzymane rezultaty porównano z wynikami symulacji przeprowadzonych za pomocą pakietu ATLAS. W niniejszej pracy model [10] uzupełniono o opis ładunków w kanale tranzystora oraz pojemności wewnętrznych tra[...]

The MPW service development


  The entire work spent for MPW service development can be split into three main parts related to three groups of activities: process characterization, process design kit (PDK) development and logistics issues. The process characterization part, which is the starting point, focuses on measurements of process parameters (e.g. sheet resistance of interconnect layers) as well as parameters of all silicon devices available (e.g. models of all transistor types). Special test structures, dedicated for given sets of parameters are also designed and manufactured at this stage. The second set of activities focuses on development of all necessary data files, as well as programs and procedures which are essential to run chosen CAD tools. In our case we decided to develop ITE Process Design Kit (IDK) for CAD tools from Cadence Design Systems (CDS), as the most popular one in academia community. The only exception is synthesis, which has been implemented using Synopsys DC. The aim of last group of activities was to establish all mechanisms which are needed to run MPW service. The C3P1M2 CMOS process The basis of ITE MPW service is ITE’s proprietary CMOS process, named C3P1M2, which was developed for the purpose of ASICs manufacturing. Its key features are: single p-well, one polysilicon layer, two metalization layers. The standard process requires 12 levels of photolithography. Main structural parameters of C3P1M2 process are collected in Table 1. Process characterization The prerequisites for PDK development are parameters of technology layers specific for given process and models of silicon devices available. Process characterization stage is devoted to acquiring these data. Measurement tools The Keithley system 93 I-V, controlled by METRICS [4] software was the essential tool used for silicon devices characterization. To enable the semi-automatic measurements, it was combined with ELECT‑2002 [5] system, which controls mea[...]

Modelowanie prądu pompowania ładunku w dwubramkowych strukturach MOS z bardzo cienką warstwą aktywną

Czytaj za darmo! »

Przez ostatnie 50 lat postęp w mikroelektronice krzemowej odbywał się głównie dzięki miniaturyzacji. Już w latach 70. ubiegłego stulecia zauważono [1,2], że zmniejszaniu wymiarów poziomych musi towarzyszyć redukcja wymiarów pionowych (tj. grubości tlenku bramkowego, głębokości złączy itd.). W przeciwnym przypadku tzw. efekty krótkiego kanału mają niekorzystny wpływ na charakterystyki elektry[...]

Implementation of FD SOI CMOS technology in ITE


  Fully-depleted silicon-on-insulator (FD SOI) CMOS technology is widely used for fabrication of low-power, low-voltage CMOS integrated circuits (ICs) [1]. Interest in SOI CMOS technology in ITE dates to the late 90s. Different aspects of SOI technology have been considered, e.g. modelling of PD SOI MOSFETs, as well as integration of CMOS on thick SOI substrates with p-n junction based detectors of ionizing radiation [2, 3]. Recent works also comprise development of FinFET-type devices for application as chemical detectors [4]. Thus a variety of SOI CMOS technologies are under continuous development. These applications, except for the FinFET-based one, have not taken advantages of FD SOI technology: better channel operation control by gate voltage, better subthreshold I-V characteristics, lower p-n junction area and capacitance, thus lower leakage, power consumption and higher speed, as well as wider range of temperature operation. In order to fill this gap, a collaboration with UCL has been undertaken, and supported by TRIADE project [5]. The collaboration aims at transferring the FD SOI CMOS technology, originally developed at UCL [1], to ITE. Main features of this process are as follows: supply voltage 3 V, threshold voltage 0.3 V, and min poly-silicon gate width 1.5 μm. In the sections below issues related to the task mentioned above are reported. SOI substrates A recommended method for fabrication of high-quality 4-inch SOI substrates (requirement of ITE facilities) consists in laser cutting of the 200 mm UNIBOND SOI wafers manufactured originally by SOITEC. At present they represent the top quality with respect to thin silicon layer properties (crystallography, Si/SiO2 interface quality, thickness, and its uniformity), which are very relevant for manufacturing of the FD SOI CMOS devices. Method and equipment for laser cutting of 200 mm wafers have been developed in ITE. In Fig.1. the way, in which the 200 mm SOI U[...]

 Strona 1