Wyniki 1-6 spośród 6 dla zapytania: authorDesc:"Michał MELOSIK"

Image cryptography evaluation environment DOI:10.15199/13.2017.10.6


  In the world of rapid transmission and storage of enormous quantity of information security becomes crucial issue. The large scientific effort is allocated on the assuring the data privacy [1, 2, 3]. Significant section of security systems is image cryptography. Images carry a lot of information, which could contain sensitive or classified data and have to be protected against unauthorized access [4, 5]. A specific class of such images are medical images, acquisition of which by an unauthorized individual could lead to serious consequences like blackmail, large law suits and identity theft. This topic is widely discussed in research papers [6, 7, 8], but still the area for the improvement is significant. In order to evaluate new cryptography procedure we need to calculate several quality indicators of the encrypted images. This paper presents a java based lightweight and flexible tool for testing and quality evaluating of image encryption algorithms. The tool allows easy implementation of user-defined pixel shuffling algorithms and evaluates quality of encryption methods with most acclaimed quality indicators. Evaluation environmment structure The elaboraed evaluation system was implemented in Java language. It contains four major blocks: random number generators, shufflers implementation module, utilities and quality analysis. The necessary image processing operations are implmented with the help of OpenCV library for Java. Random number generators are user defined static classes with two methods: the first one is used for setting the algorithm’s parameters and the second method is used for generating random sequence as a list of double precision values. However, the program’s struc[...]

Design of elliptic filters with phase correction by using genetic algorithm

Czytaj za darmo! »

The paper presents a general algorithm of designing elliptic filters with phase correctors. The proposed algorithm uses a genetic solver to adjust the corrector's transfer function of an optimal order minimizing filter's nonlinearities and thus increasing the design immunity for signal distortion. The solution was implemented with Matlab environment and investigated using Matlab’s built-in functions as well as HSpice circuitry analysis. Streszczenie. W pracy przedstawiono ogólny algorytm projektowania filtrów eliptycznych z korektorami fazy. Zaproponowany algorytm wykorzystuje solver genetyczny celem dopasowania transmitancji stopnia korekcyjnego optymalnego rzędu minimalizując nieliniowości filtru i stąd zwiększając odporność struktury na zniekształcenia sygnału. Rozwiązanie zaimplementowano w środowisku Matlab i zbadano w oparciu o wbudowane funkcje pakietu Matlab, jak również o analizę obwodów narzędziem Hipice. (Wykorzystanie algorytmu genetycznego w projektowaniu filtrów eliptycznych z korekcją zniekształceń fazowych) Keywords: phase correction, genetic algorithm, elliptic filter. Słowa kluczowe: korekcja fazy, algorytm genetyczny, filtr eliptyczny. Introduction Elliptic filters are widely known for their relatively high selectivity combined with the ease of implementation in various techniques including both analogue and digital approaches. Structures derived from classical LC ladders have however substantial fault as we consider their phase response. Typical elliptic filter has usually phase nonlinearities which tends to increase with the filter's order as well as with the allowable passband ripple. In consequence, phase shift of particular signal being processed by the filter depends strongly on its frequency leading to signal distortions. The issue seems to be essential as we consider usage of the filter in cooperation with signal acquisition and amplification stages. Phase distortions are the essential problem in ma[...]

Generacja layoutu filtrów SI w strategii wierszowej

Czytaj za darmo! »

Artykuł przedstawia metodę automatyzacji projektowania layoutu filtrów SI w strategii wierszowej z wykorzystaniem języka AMPLE. W pracy opisano narzędzia, które w krótkim czasie pozwalają niezależnie od technologii uzyskać layout układu złożonego z integratorów i zwierciadeł prądowych. Zaproponowane zostaje podejście pozwalające redukować pobieraną przez układ moc i zajętość powierzchni chipu lub zwiększyć szybkość działania. Skuteczność metody zobrazowana jest na przykładzie pary filtrów SI zaprojektowanej w technologii TSMC 0,18μm. Abstract. The article introduces a method of design automation of an SI filter layout using the row strategy with the help of the AMPLE language. The work describes tools which, in short time and independently on the used technology, allow to obtain a layout of a circuit composed of integrators and current mirrors. The presented approach allows to minimise the power consumption, to reduce the chip area or to enhance the speed of the circuit. The efficiency of the method is illustrated with an SI filter pair example, designed in the TSMC 0,18μm technology. (Generation of SI filters layout using the row strategy). Słowa kluczowe: layout, filtr SI, układy analogowe, AMPLE, automatyzacja projektowania, strategia wierszowa. Keywords: layout, SI filter, analog circuits, AMPLE, automating the design process, row strategy. Wstęp Proces projektowania układów cyfrowych w ostatnich latach uległ znacznej automatyzacji, a uzyskanie gotowego układu wymaga coraz mniejszych nakładów czasu i wysiłku ze strony projektanta. W przypadku układów analogowych problem ten wciąż pozostaje nierozwiązany, dlatego pojawiają się liczne prace poświęcone tej tematyce [1, 2, 3]. Specyfika zagadnienia sprawia jednak, że bardzo trudno jest automatyzować poszczególne etapy projektowe. Jednym z takich etapów, który wiąże się ze szczególnym ryzykiem popełniania błędów przez projektanta, jest realizacja układu na chipie. Niemałym ma[...]

Genetic algorithms in gyrator-capacitor filters


  The ability of filtering the analogue signals is the working principle in variety of electronic devices. In general each passive filter is realized with a distinctive topology of elements like inductors, capacitors and resistors that produces a Single Input Single Output (SISO) system. The behaviour of the system may be then described with a transfer function. The most common way to approximate the transfer function of the filter is employing the approximation in Chebyshev or minimax sense [3]. This leads to a class of algorithms that are able to find the transfer function of a filter having a presumed attenuation and ripple amount. Such algorithms were proposed far before then the computer enhanced numerical analysis emerged for good [4]. The next step in such approach is to propose a topology capable of having a generic transfer function (i.e. derived by the properties of the elements and the connections between them) that may be compared to the mathematical model. The parameters for elements of the circuit with a given topology must be then choosen. Obiously it is essential to promote only these parameters that are technically feasible. The other thing is the spread between parameters’ values. Finally it is important to realize a circuit with the smallest number of applicable elements. This work is devoted to parameter fitting of elements forming a typical LC elliptic filters. In our approach the parameter fitting issue employs the genetic algorithm. This issue may be considered as a complementary solution for some papers dealing with digital filter fitting by using genetic algorithms [11]. The distinctive thing is that the genetic algorithm is used for parameter fitting at the design stage of the integrated circuit contrary to some solutions that assume the filter trimming after the filter structure was manufactured [9]. The following sections present the gyratorcapacitor modelling Then the details of our approach are [...]

2D DCT compression in the switched-current technique DOI:10.12915/pe.2014.09.26

Czytaj za darmo! »

The article presents a methodology for designing an analogue processor for a DCT compression using methods and strategies for designing digital circuits: the row strategy, a standard digital router and an automatic synthesis of architecture from its description in a VHDL-AMS language. The correctness of work of the topography has been verified with post-layout simulations of processing an exemplary image in the compressing task, using the discrete cosine transform. The quality of processing has been compared with other solutions available in literature by calculating the PSNR and Accuracy coefficients for the processed image. The article also presents changes of the PSNR coefficient depending on the level of the applied compression. Streszczenie. W artykule zaprezentowana została metodologia projektowania analogowego procesora kompresji DCT z wykorzystaniem metod i strategii projektowania układów cyfrowych: strategii wierszowej, standardowego cyfrowego routera oraz metod automatycznej syntezy architektury z jej opisu w języku VHDL-AMS. Poprawność działania topografii zweryfikowana została symulacjami post-layoutowymi procesu przetwarzania przykładowego obrazu w zadaniu jego kompresji za pomocą dyskretnej transformaty kosinusowej. Jakość przetwarzania porównana została z innymi rozwiązaniami dostępnymi w literaturze poprzez wyliczenie współczynników PSNR oraz Accuracy dla przetworzonego obrazu. W artykule zaprezentowano również zmiany współczynnika PSNR w zależności od stopnia zastosowanej kompresji. (Kompresja dwuwymiarowa DCT w technice przełączanych prądów). Keywords: DCT compression, switched-current technique, layout synthesis, layout design automation, image processing, data compression. Słowa kluczowe: kompresja DCT, technika przełączanych prądów, synteza layoutu, automatyzacja projektowania layoutu, przetwarzanie obrazu, kompresja danych. doi:10.12915/pe.2014.09.26 Introduction The trend for miniaturisation of electronic devices a[...]

FPAA Accelerator for Machine Vision systems DOI:10.15199/48.2015.09.48

Czytaj za darmo! »

This article presents a proposition of an FPAA-type programmable accelerator for image preprocessing. The structure of the accelerator is modelled basing on CPLD digital circuits. The innovation here - is using the current mode, which makes it possible to implement the accelerator in nanometre technologies. Another original solution proposed in the work is a reconfigurable multi-output current mirror. The article describes the hardware layer and a method for programming it. An implementation of an RGB-to-YCrCb colour space converter is presented. Moreover physical parameters obtained in post-layout simulations are presented as well. The solution can be used as a standalone programmable circuit or as an IPcore for a larger analogue-digital system. Streszczenie. W artykule przedstawiono propozycję programowalnego akceleratora typu FPAA do wstępnej obróbki obrazu. Struktura akceleratora wzorowana jest na cyfrowych układach CPLD. Innowacyjność polega na wykorzystaniu trybu prądowego, co umożliwia realizację akceleratora w technologiach nanometrowych. Kolejnym oryginalnym rozwiązaniem zaproponowanym w pracy jest rekonfigurowalne wielowyjściowe zwierciadło prądowe. W artykule omówiono warstwę sprzętową oraz metodę jej programowania. Zaprezentowano implementację konwertera przestrzeni barw RGB do YCrCb w akceleratorze i przedstawiono parametry fizyczne uzyskane w symulacjach post-layoutowych. Rozwiązanie może być wykorzystane jako samodzielny układ programowalny lub IP-core większego systemu analogowo-cyfrowego. (Akcelerator FPAA dla systemów wizyjnych). Keywords: reconfigurable circuit, colour space converter, hardware acceleration, vision system, FPAA, RGB, YcrCb. Słowa kluczowe: układ rekonfigurowalny, konwerter przestrzeni barw, akceleracja sprzętowa, system wizyjny, FPAA, RGB, YCrCb. Introduction The market of digital circuits was revolutionised in the 80s with the introduction of the FPGA-type reconfigurable circuits. Implementations of th[...]

 Strona 1