Wyniki 1-5 spośród 5 dla zapytania: authorDesc:"Paweł TOMASZEWICZ"

Specjalizowane systemy cyfrowe realizowane w technice programowalnej DOI:10.15199/59.2015.2-3.6


  Technologiczny postęp w dziedzinie wytwarzania programowalnych struktur FPGA (Field Programmable Gate Arrays), jaki się dokonał w ostatniej dekadzie XXI wieku, otworzył nowe możliwości przed projektantami systemów cyfrowych. Struktury FPGA można opisać jako macierz programowalnych komórek logicznych połączonych siecią programowalnych połączeń. Każda komórka może realizować prostą funkcję logiczną (ograniczonej liczby zmiennych), która jest definiowana przez użytkownika przy wykorzystaniu narzędzia CAD (Computer Aided Design). Typowy układ programowalny składa się z ogromnej liczby takich komórek (od 64 do ponad 1 000 000), które można użyć do sformowania złożonego systemu cyfrowego. Możliwość "manipulowania" logiką systemu cyfrowego na poziomie bramek oznacza, że projektant może skonstruować specjalizowany procesor, który efektywnie realizuje zadany algorytm. Układy FPGA - podobnie jak specjalizowane układy scalone ASIC (Application Specific Integrated Circuit) - mają możliwość realizacji funkcji zadanych przez projektanta. Jednocześnie dzięki nim udaje się uniknąć ogromnych kosztów realizacji projektu i niemożności wprowadzania zmian po etapie wytworzenia układu scalonego - co jest główną wadą techniki ASIC. Dodatkowo struktury programowalne zapewniają elastyczność procesu projektowego i łatwość dopasowania do wymagań realizowanego zadania przy optymalnym wykorzystaniu zasobów, powierzchni obwodu drukowanego PCB (Printed Circuit Board), jak również optymalizacji poboru mocy. Dzisiejsze układy FPGA zapewniają realizację całych systemów mikroprocesorowych w pojedynczym układzie scalonym SoPC (System on Programmable Chip), a nawet sieci systemów NoC (Network on a Chip), które są w stanie pokryć niezwykle szeroki zakres zastosowań. Układy z rodziny Stratix 10 firmy Altera czy z rodziny Virtex UltraScale firmy Xilinx (jedne wykonane w technologii 14 nm, drugie w technologii 16 nm) są doskonałym przykładem współczesnych układów [...]

ROZPROSZONY SYSTEM SŁU˙ZA˛CY DO OBLICZANIA TE˛CZOWYCH TABLIC DISTRIBUTED SYSTEM FOR RAINBOW TABLES GENERATION DOI:10.15199/59.2016.8-9.39


  We współczesnej kryptologii, struktury programowalne FPGA sa˛ cze˛sto wykorzystywane w celu akceleracji oblicze ´ n. W tym artykule, przedstawiono opis rozproszonego systemu słuz˙a˛cego do generowania te˛czowych tablic wykorzystywanych podczas ataku na funkcje skrótu. System ten ma architektur˛e typu klient-serwer. Rol˛e serwera pełni typowy komputer klasy PC, natomiast klientami sa˛płyty deweloperskie wyposa˙zone w układy reprogramowalne Altera Cyclone IV. System ten umoz˙liwia, w porównaniu do rozwia˛- zania czysto programowego, znacza˛co przyspieszyc´ wykonywane obliczenia. Abstract: A Field Programmable Gate Array structures are often used to accelerate calculations in modern cryptology. In this article, the distributed system for generating rainbow tables is described. It can be used to attack the hash functions. This system architecture is based on the client-server model, where the main sever is a typical PC computer. Adequately, the network clients are development boards equipped with a programmable circuits Altera Cyclone IV. The system described here allows significantly speed up the calculations carried out, compared to a purely software solution. Słowa kluczowe: tablice t˛eczowe, funkcja skrótu, FPGA, system rozproszony Keywords: rainbow tables, hash function, FPGA, distributed system 1. WSTE˛P Układy reprogramowalne FPGA (Field Programmable Gate Arrays) sa˛ bardzo cze˛sto stosowane w celu akceleracji oblicze´n w dziedzinie kryptologii [3, 4, 6, 7, 11, 12, 14]. Jest to podyktowane tym, ˙ze w kryptologii algorytmy składaja˛ sie˛ ze złoz˙onych obliczeniowo operacji oraz przetwarzaja˛ duz˙e ilos´ci danych. Przykładem takich algorytmów kryptograficznych sa˛ funkcje skrótu. Funkcje te przekształcaja˛ dowolna˛ ilos´c´ danych wejs´ciowych w skrót o ´sci´sle okre´slonej długo´sci. Typowe zastosowania funkcji haszuja˛cych obejmuja˛ weryfikacje˛ spójnos´ci danych i schematy komunikacji z uwierzytelnieniem. Ataki na kr[...]

Implementacja sprzętowa dwuwymiarowej transformacji falkowej w układach FPGA

Czytaj za darmo! »

Trudno dzisiaj wskazać dziedzinę techniki, w której cyfrowe przetwarzanie sygnałów i obrazu nie miałoby podstawowego znaczenia. Modemy telefoniczne, telewizja wysokiej rozdzielczości HDTV, telefonia komórkowa, rozpoznawanie mowy i obrazów, kompresja obrazów, diagnostyka medyczna to typowe przykłady wykorzystania układów DSP (Digital Signal Processing). Trzeba przy tym podkreślić, że powszechne stosowanie układów przetwarzania sygnałów w elektronice i telekomunikacji stało się możliwe dopiero w momencie opanowania technologii wytwarzania układów scalonych wielkiej skali integracji. To właśnie specjalizowane układy ASIC (Application Specific Integrated Circuit) jako pierwsze posłużyły praktycznej realizacji na masową skalę złożonych algorytmów przetwarzania sygnałów i obrazu. Ni[...]

Logic synthesis strategy for FPGAs with embedded memory blocks

Czytaj za darmo! »

With the evolution of programmable structures, that become more heterogeneous, the process of mapping a design into these structures becomes more and more complex. Modern FPGA chips are equipped with embedded memory blocks that can be used to increase the implementation quality of the design. The paper presents a logic synthesis method based on balanced decomposition that uses the concept of radmissibility to efficiently utilize possibilities provided by memory blocks embedded in modern FPGA architectures. Results presented in this paper prove the effectiveness of proposed approach. Streszczenie. Wraz z rozwojem struktur programowalnych, które mają coraz bardziej heterogeniczną budowę, proces odwzorowania projektowanego systemu w tych strukturach staje się coraz bardziej złożony. Nowoczesne układy FPGA są wyposażone w zagrzebane bloki pamięciowe, które mogą być wykorzystane do zwiększenia efektywności projektowanego systemu. W artykule zaprezentowano metodę syntezy logicznej opartej na dekompozycji zrównoważonej, która wykorzystuje koncepcję r-przydatności w celu efektywnego wykorzystania możliwości oferowanych przez wbudowane bloki pamięciowe. Rezultaty zaprezentowane w artykule potwierdzają skuteczność zaproponowanej metody. (Strategia syntezy logicznej dla układów FPGA z wbudowanymi blokami pamięciowymi) Keywords: logic synthesis, functional decomposition, FPGA, technology mapping, wavelet filters. Słowa kluczowe: synteza logiczna, dekompozycja funkcjonalna, układy FPGA, odwzorowanie technologiczne, filtry falkowe. Introduction The technological advancements in Field Programmable Gate Arrays (FPGAs) in the past decade have opened new paths for digital systems design engineers. The FPGA maintains the advantages of custom functionality like an ASIC while avoiding the high development costs and the inability to make design modifications after production. The FPGA also adds design flexibility and adaptability with optimal device utiliza[...]

REALIZACJA SPRZĘTOWEJ JEDNOSTKI AKCELERATORA DO GENEROWANIA TĘCZOWYCH TABLIC DLA FUNKCJI SKRÓTU DOI:10.15199/59.2015.8-9.122


  Struktury programowalne są coraz częściej wykorzystywane w zastosowaniach kryptologicznych. Realizacja algorytmów kryptograficznych lub kryptoanalitycznych w układach FPGA oferuje dużą szybkość przetwarzania podobną do układów ASIC oraz dużą elastyczność podobnie, jak to jest w przypadku realizacji programowych. W artykule przedstawiono sprzętową realizację jednostki służącej do generowania tęczowych tablic wykorzystywanych podczas kryptoanalizy funkcji skrótu. Przedstawione wyniki dowodzą, że tego typu rozwiązania z powodzeniem mogą konkurować wydajnością z systemami opartymi na procesorach ogólnego przeznaczenia, przy jednoczesnych stosunkowo niewielkich wymaganiach co do zasobów sprzętowych. 1. WSTĘP Obecnie, coraz częściej w zastosowaniach kryptologicznych wykorzystuje się technologię programowalną [1][2][3]. Jest to całkowicie zrozumiałe, gdyż algorytmy stosowane w kryptologii opierają się na funkcjach realizujących skomplikowane i złożone obliczeniowo przekształcenia na ogromnych ilościach danych. Natomiast postęp technologiczny w dziedzinie układów reprogramowalnych FPGA (Field Programmable Gate Arrays), jaki nastąpił w ostatnim dziesięcioleciu otwiera nowe możliwości dla projektantów realizujących algorytmy kryptologiczne. Wykorzystanie do implementacji tych algorytmów układów FPGA daje wiele korzyści w porównaniu z realizacjami ASIC czy platformami programowymi, gdyż oferuje dużą szybkość przetwarzania podobną do układów ASIC (Application Specific Integrated Circuit) i dużą elastyczność podobnie, jak to jest w przypadku realizacji programowych. Zarówno algorytmy kryptograficzne zapewniające integralność, czy służące uwierzytelnianiu przekształcają dane w taki sposób, by stały się one niemożliwe do wykorzystania przez nieupoważnione osoby w sposób niezgodny z intencją podmiotów wymieniających te dane. W zamierzeniach twórców systemów kryptograficznych, poprawne wykorzystanie tych danych może przeprowadzić [...]

 Strona 1