Wyniki 1-3 spośród 3 dla zapytania: authorDesc:"Marek KROPIDŁOWSKI"

2D DCT compression in the switched-current technique DOI:10.12915/pe.2014.09.26

Czytaj za darmo! »

The article presents a methodology for designing an analogue processor for a DCT compression using methods and strategies for designing digital circuits: the row strategy, a standard digital router and an automatic synthesis of architecture from its description in a VHDL-AMS language. The correctness of work of the topography has been verified with post-layout simulations of processing an exemplary image in the compressing task, using the discrete cosine transform. The quality of processing has been compared with other solutions available in literature by calculating the PSNR and Accuracy coefficients for the processed image. The article also presents changes of the PSNR coefficient depending on the level of the applied compression. Streszczenie. W artykule zaprezentowana została metodologia projektowania analogowego procesora kompresji DCT z wykorzystaniem metod i strategii projektowania układów cyfrowych: strategii wierszowej, standardowego cyfrowego routera oraz metod automatycznej syntezy architektury z jej opisu w języku VHDL-AMS. Poprawność działania topografii zweryfikowana została symulacjami post-layoutowymi procesu przetwarzania przykładowego obrazu w zadaniu jego kompresji za pomocą dyskretnej transformaty kosinusowej. Jakość przetwarzania porównana została z innymi rozwiązaniami dostępnymi w literaturze poprzez wyliczenie współczynników PSNR oraz Accuracy dla przetworzonego obrazu. W artykule zaprezentowano również zmiany współczynnika PSNR w zależności od stopnia zastosowanej kompresji. (Kompresja dwuwymiarowa DCT w technice przełączanych prądów). Keywords: DCT compression, switched-current technique, layout synthesis, layout design automation, image processing, data compression. Słowa kluczowe: kompresja DCT, technika przełączanych prądów, synteza layoutu, automatyzacja projektowania layoutu, przetwarzanie obrazu, kompresja danych. doi:10.12915/pe.2014.09.26 Introduction The trend for miniaturisation of electronic devices a[...]

EDA tools for designing ΣΔ modulators working in the currentmode DOI:10.15199/48.2016.09.20

Czytaj za darmo! »

The article presents original tools for automating designing sigma-delta modulators working in the current mode. The solution makes it possible to optimize any modulator structure, to verify the compliance of the project with technological rules and to automate designing the layout of the circuit. The tools are compatible with popular design environments for CMOS circuits and with languages for describing circuit architectures. The proposed solution offers the designer the freedom of defining parameters expected of the modulator. The final result of the design process is a modulator topography obtained in a fully automated way and ready for fabrication. The effectiveness of the tools is demonstrated with an example of a modulator based on a current-to-frequency converter. The result of the design process was an SNDR coefficient equal to 76dB and the Walden’s FoM equal to 616fj/step for 20kHz bandwidth. Streszczenie. W artykule zaprezentowano autorskie narzędzia służące automatyzacji projektowania modulatorów sigma-delta pracujących w trybie prądowym. Przedstawione rozwiązanie umożliwia optymalizację dowolnej struktury modulatora, weryfikację zgodności projektu z regułami technologicznymi oraz automatyzację projektowania layoutu układu. Narzędzia zgodne są z popularnymi środowiskami projektowania układów CMOS oraz językami opisu architektury układów. Zaproponowane rozwiązanie oferuje projektantowi swobodę definiowania oczekiwanych parametrów modulatora, a finalnym rezultatem procesu projektowego jest w pełni automatycznie uzyskana topografia modulatora nadająca się do fabrykacji. Skuteczność narzędzi zademonstrownao na przykładzie modulatora bazującego na przetworniku prąd-częstotliwość. W wyniku procesu projektowego uzyskano współczynnik PSNR równy 76dB oraz Walden’s FoM równy 616fj/step dla pasma 20 kHz. (Narzędzia służące automatyzacji projektowania modulatorów sigma-delta). Keywords: sigma-delta, EDA, design automation, curren[...]

ADC z w pełni różnicowym integratorem w trybie prądowym DOI:10.15199/48.2018.09.05

Czytaj za darmo! »

Współczesne standardowe cyfrowe technologie CMOS pozwalają na realizację ADC o kilkubitowej rozdzielczości. Kilkunastobitowa rozdzielczość jest uzyskiwana jedynie dzięki przetwarzaniu potokowemu. W tej pracy pokazana jest możliwość uzyskania kilkubitowej rozdzielczości w przetworniku z integratorem pracującym w trybie prądowym. Dodatkową zaletą pracy układów analogowych w trybie prądowym jest ich zasilanie standardowym napięciem, typowym dla całego układu cyfrowego. Konieczność zwiększania napięcia zasilającego ponad standardowe bywa nie do uniknięcia dla układów pracujących w trybie napięciowym, szczególnie w przypadku ich realizacji jako układów CMOS w nanoskali [1]. Rys. 1: Sprzętowa implementacja algorytmicznego ADC Przetwornik algorytmiczny ADC Powszechnie znany algorytm przekształcania danej liczby do postaci dwójkowej polega na dzieleniu w kolejnych krokach, zadanej liczby przez 2. Bity otrzymujemy jako reszty z dzieleń. Główną wadą tego algorytmu jest zmniejszanie się próbkowanego sygnału w kolejnych krokach, np. dla liczby 10-cio bitowej ostatnia wartość jest mniejsza 1024 razy od początkowej. Modyfikacja tego algorytmu polega na mnożeniu próbkowanego sygnału S przez 2 i odejmowaniu wartości odniesienia (ang. reference) R. Jeśli w danym kroku wynik z komparatora jest dodatni to bit jest 1 i na wejście układu mnożącego podawany jest sygnał resztkowy celem obliczenia kolejnego bitu. Jeśli wynik z komparatora jest ujemny, to bit jest 0, a na wejście układu mnożącego jest podawany sygnał z nieodjętym R. Implementacja tego algorytmu jest przedstawiona na rys.1, w którym układ złożony z dwóch TG spełnia rolę jednobitowego DAC. Konieczna dla przetwarzania liczba okresów zegara jest równa liczbie bitów przetwornika. Następna próbka sygnału S może być przetwarzana po upływie tego czasu. Jednak jeśli sygnały resztkowe zostaną podane na następne identyczne układy jak na rys.1, wówczas wynik uzyskiwany jest w jednym okres[...]

 Strona 1