Wyniki 1-3 spośród 3 dla zapytania: authorDesc:"Mateusz Trzepiński"

Sprzętowa realizacja protokołu ipsec w strukturach programowalnych dla sieci multigigabitowych DOI:10.15199/59.2016.8-9.4


  Przedstawiono realizację bramki protokołu IPSec w układach programowalnych FPGA. Wydajność zaproponowanego rozwiązania umożliwia stosowanie ich w sieciach o szybkościach transmisji rzędu kilku Gbit/s. Słowa kluczowe: IPSec, FPGA, hardware implementation.Wraz z dynamicznie postępującym rozwojem Internetu okazało się, że globalna sieć jest wrażliwa na wiele złośliwych zachowań jej użytkowników. Dane wysyłane przez sieć są transmitowane przez dziesiątki ruterów, co sprawia, że bardzo łatwo jest je podsłuchać (packet sniffing). Stosowane są również aktywne metody ataku, obejmujące podrabianie pakietów (packet spoofing, man in the middle). Globalizacja gospodarki (np. potrzeba komunikacji oddziałów międzynarodowej korporacji) oraz konieczność ochrony pieniędzy generowanych przez e-biznes naturalnie wymusiły powstanie odpowiednich mechanizmów bezpieczeństwa. Mimo pojawienia się rozwiązań zabezpieczających transmisję w wyższych warstwach modelu OSI (np. SSL/TLS czy SSH), podjęto pracę nad IPSec - zbiorem protokołów zapewniających bezpieczeństwo w ramach warstwy trzeciej. Jego zaletą jest to, że został zaprojektowany jako mechanizm "przezroczysty" dla wyższych warstw. Współpracuje on z różnymi protokołami i umożliwia łatwe przełączanie się między algorytmami zabezpieczającymi (np. w razie złamania któregoś z nich). Dzięki IPSec można tworzyć tzw. wirtualne sieci prywatne VPN (Virtual Private Network), które odpowiadają wspomnianym potrzebom e-biznesu. Istnieje wiele różnych rozwiązań IPSec. Programowe realizacje typu open source nadają się wyłącznie do użytku domowego (np. dystrybucja Linux OpenWRT [1] przeznaczona dla domowych ruterów, która umożliwia osiągnięcie przepływności rzędu kilkudziesięciu Mbit/s). Bardziej wydajne rozwiązania potrzebują sporych zasobów sprzętowych (kilkanaście rdzeni procesora) dla osiągnięcia maksymalnej przepływności rzędu 1 Gbit/s (projekt strongSwan [2][3]). Realizacje komercyjne korzystają najczęście[...]

SPRZĘTOWY MODUŁ ZARZĄDZANIA PAMIĘCIĄ W ANALIZATORZE PAKIETÓW DLA SIECI 10G HARDWARE IMPLEMENTATION OF MEMORY MANAGEMENT IN PACKET MONITOR FOR 10G NETWORK DOI:10.15199/59.2016.8-9.40


  Układy FPGA oferują dużą szybkość przetwarzania podobną do układów ASIC oraz elastyczność znaną z realizacji programowych. To sprawia, że struktury programowalne są coraz częściej wykorzystywane do przetwarzania ruchu w sieciach o dużych szybkościach transmisji. W artykule przedstawiono koncepcję oraz realizacjęsprzętowego systemu zarządzania pamięcią dla analizatora ruchu sieciowego.Dzięki zastosowaniu techniki programowalnej tego typu rozwiązania mogą być z powodzeniem wykorzystywane w systemach bezpieczeństwa czasu rzeczywistego. Abstract:FPGA offers high performance comparable to ASIC and flexibility known from software.Programmable structures are more and more often applied ina variety of network solutions.In this paper a concept of memory management system for network flow analysis is presented in this article. Application of programmable technology allows males it possible to use this type of solutions in realtime security systems. Słowa kluczowe: analizator pakietów, FPGA, przetwarzanie ruchu sieciowego, zarządzanie pamięcią. Keywords: FPGA, memory management, network traffic computation, packet monitor. 1. WSTĘP Rozwój sieci Internet w ostatnich latach związany z pojawieniem się takich koncepcji, jak IoT (Internet of Things), SDN (Software Defined Networks) powoduje, iż konieczne jest przesyłanie i przetwarzanie coraz większej ilości informacji. Rozwój bankowości Internetowej, dystrybucja multimediów na szeroką skalę z wykorzystaniem infrastruktury CDN (Content Delivery Networks) oraz wykorzystanie sieci w koncepcji Smart City, czy Smart Grid sprawiają, że dane przesyłane w sieci stanowią główny cel dla użytkowników, który chcą przechwycić wrażliwe informacje, uzyskać nieautoryzowany dostęp do kont użytkowników bądź zasobów sieciowych, czy też podszyć się pod instytucję godną zaufania. Architekci rozwiązań sieciowych dostrzegają problem oraz konieczność identyfikacji złośliwych zachowań w sieci, takich jak a[...]

REALIZACJA SPRZĘTOWEJ JEDNOSTKI AKCELERATORA DO GENEROWANIA TĘCZOWYCH TABLIC DLA FUNKCJI SKRÓTU DOI:10.15199/59.2015.8-9.122


  Struktury programowalne są coraz częściej wykorzystywane w zastosowaniach kryptologicznych. Realizacja algorytmów kryptograficznych lub kryptoanalitycznych w układach FPGA oferuje dużą szybkość przetwarzania podobną do układów ASIC oraz dużą elastyczność podobnie, jak to jest w przypadku realizacji programowych. W artykule przedstawiono sprzętową realizację jednostki służącej do generowania tęczowych tablic wykorzystywanych podczas kryptoanalizy funkcji skrótu. Przedstawione wyniki dowodzą, że tego typu rozwiązania z powodzeniem mogą konkurować wydajnością z systemami opartymi na procesorach ogólnego przeznaczenia, przy jednoczesnych stosunkowo niewielkich wymaganiach co do zasobów sprzętowych. 1. WSTĘP Obecnie, coraz częściej w zastosowaniach kryptologicznych wykorzystuje się technologię programowalną [1][2][3]. Jest to całkowicie zrozumiałe, gdyż algorytmy stosowane w kryptologii opierają się na funkcjach realizujących skomplikowane i złożone obliczeniowo przekształcenia na ogromnych ilościach danych. Natomiast postęp technologiczny w dziedzinie układów reprogramowalnych FPGA (Field Programmable Gate Arrays), jaki nastąpił w ostatnim dziesięcioleciu otwiera nowe możliwości dla projektantów realizujących algorytmy kryptologiczne. Wykorzystanie do implementacji tych algorytmów układów FPGA daje wiele korzyści w porównaniu z realizacjami ASIC czy platformami programowymi, gdyż oferuje dużą szybkość przetwarzania podobną do układów ASIC (Application Specific Integrated Circuit) i dużą elastyczność podobnie, jak to jest w przypadku realizacji programowych. Zarówno algorytmy kryptograficzne zapewniające integralność, czy służące uwierzytelnianiu przekształcają dane w taki sposób, by stały się one niemożliwe do wykorzystania przez nieupoważnione osoby w sposób niezgodny z intencją podmiotów wymieniających te dane. W zamierzeniach twórców systemów kryptograficznych, poprawne wykorzystanie tych danych może przeprowadzić [...]

 Strona 1