ELEKTRONIKA, ENERGETYKA, ELEKTROTECHNIKA ›
ELEKTRONIKA - KONSTRUKCJE, TECHNOLOGIE, ZASTOSOWANIA ›
2011-12 |
| |
|
|
Prenumerata
|
A Flexible Winner Takes All Neural Network with the conscience mechanism realized on microcontrollers
|
|
Paweł Przedwojski  Tomasz Talaśka Rafał Długosz
|
Implementation of ANNs on microcontrollers (μC) is an interesting
alternative in comparison with PC-based realizations of such
networks [1, 2]. The achievable data rates are in this case usually
smaller than in case of NNs realized on PC, but in many applications
high data rate is not the most important, while small sizes of
a device and relatively low power dissipation are the paramount
features. On the other hand, in comparison with the realizations
of ANNs as VLSI ASICs that offer ultra low power dissipation and
large density and, in consequence, very small device sizes [3, 4],
the ANNs realized on μC are much more flexible in terms of reconfigurability.
The core blocks in this case are digital that makes
such systems much easier in the realization. In this case there is
no influence of negative effects present in analog implementation,
e.g. the current leakage and the charge injection effects [3].
Winner Takes All ANNs belong to the group of networks trained
without the supervision. The training process, in each learning
cycle, starts in this case with presenting the network particular
learning patterns X from an input data set. For each pattern the
network calculates a distance between the X and the weights W
vectors in all neurons. Different measures of the similarity between
the X and the W vectors are being used. The most popular
are the Euclidean (L2) and the Manhattan (L1) measures defined
as follows:
(1)
(2)
In the L1 case both the squaring and the rooting operations have
been eliminated that significantly simplifies the overall learning
algorithm. Both these measures have been used in the proposed
implementation of the ANN, for the comparison. Detailed investigations
carried out by the authors with various data sets and
different numbers of neurons show that the L1 measure offers
comparable results, while it requires much less computational resources.
The adaptation process of the winning neurons is per[...]
|
|
|
|
A new, low cost, precise measurement card for testing of ultra-low power analog ASICs
|
|
|
Jakub Dalecki Tomasz Talaśka Rafał Długosz
|
Measurement of ultra low power high precision ASICs is a challenging
task. This is due to low values of the currents and voltages
that are often in the noise floor, but also due to very small differences
between particular signals that have to be distinguished.
An example circuit of this type is the current-mode Gilbert vector
multiplier that operates in the underthreshold region with currents
not exceeding a few μA [1, 2]. Other circuits of this type include
low power summing circuits, dividers, circuits that calculate the
exponential and other functions. Circuits of this type are used in
low power analog decoders [1], analog filters [2], neural networks
[3] etc. In circuits that are to be used as components in low power
portable devices, low power operation is one of the paramount
features.
The proposed measurement card can be used to test circuits
working in either the voltage or the current mode. The measurements
can be performed in 16 channels in parallel. In the voltage
mode the signals in the range from -8 to 8V can be measured with
the resolution of 20 μV, while in the current mode in the range
from 1 nA to 20 mA with resolution of up to 20 bits. The maximum
frequency of a single channel (up to 2 kHz) is sufficient in many
applications. For example, in analog FIR filters built on the basis
of the Gilbert vector multipliers [2] the most important feature is
precision, which has a direct influence on attainable attenuation
in the stop-band, while data rate below 1 kHz is acceptable n this
case. High precision in the voltage mode has been achieved by
the use of the circuits working in the differential mode. In general,
the parameters described above have been achieved by the use
of various signal converters, filters and amplifiers.
In the literature one can find various measurement systems
[4-6]. The authors of [4, 5] have proposed a multichannel system
to register temperature response of electronic circuits in [...]
|
|
|
|
An analogue electronic circuits specification driven testing with the use of time domain response’s features
|
|
|
Piotr Jantos Tomasz Golonek Jerzy Rutkowski
|
Analogue electronic circuits testing is undoubtedly a very complex
issue [1, 6, 7]. It has been absorbing electronic engineers for past
decades. The difficulty of this problem is caused mainly by the
non-deterministic nature of component parameters, limited controllability
and observability. Additional problems are difficulties in
creating a standardised fault model, variety of analogue signals
and analogue electronic systems. A good proof of the analogue
test complexity is the fact there still is not a single, algorithmically
described method of creating such tests. It is also a reason for
research in this area [3, 8, 9, 11].
Analogue testing is usually divided into two categories, i.e.
fault (structural) driven test - FDT methods - and specification
(functional) driven test - SDT methods. The former employs
complex fault models and is oriented on finding, through multiple
circuit’s simulations, the influence of each of assumed faults on
the circuits performance under given excitations. The latter is focused
on measuring a certain circuit’s performance specifications,
e.g. cut-off frequency, DC gain, and the like, and determining the
results of GO/NO-GO test (“pass" or “fail") under the condition
of all specifications are withing assumed boundaries. As far as
it is possible and reasonably simple to execute all required measurements
at the test stage, this solution is usually unacceptable
due to required time and equipment [1].
Testing methods are also divided according to the stage most
of the computation is done [1]. There are two main categories,
i.e. methods with the simulation at the before test stage (SBT
method) and methods with the simulation at the after test stage
(SAT methods). The former group is characterised with the
computation time shifted toward the test design stage, when all
of required circuit simulations are executed, a fault dictionary is
created, etc. In the latter - the measureme[...]
|
|
|
|
An effective SAT-Solving mechanism with backtrack controlled by FDL
|
|
|
Andrzej Pułka
|
The problem of Boolean satisfiability (SAT) has been recognized
since the beginning of logical circuits existence and belongs to
one of the most studied issues in the field of combinatorial search
and minimization as well as Artificial Intelligence problems. Many
works devoted to SAT solvers [1, 2, 5-8, 10, 11], i.e. methods and
algorithms for solving the Boolean satisfiablity tasks bore fruits in
practical applications as packages embedded into Electronic Design
Automation (EDA) tools. Sat solvers are commonly used for
testing in automated test patterns generators [13]. The presented
paper introduces some modifications to existing approaches
in a for of a new original SAT-solving algorithm supported with
optimal selection of variables and backtrack search controlling
mechanisms based on the technique borrowed from AI - fuzzy
default logic (FDL).
Problem description and related works
The problem of Boolean satisfiability (SAT) can be formulated as
follows: verify and prove that there exists (or does not exist) an
assignment (of variables) for a given Boolean function F for which
the function is satisfied (evaluates to true). Usually a SAT task
belongs to NP-complete problems and its solving is not trivial.
The problem specification
Usually the SAT problems are presented in standard conjunctive
normal form (CNF), i.e. as a conjunction of clauses Ci, where every
clause is given as a disjunction of literals. Each literal comprises
the elementary logical unit of a given Boolean function F
(problem), being merely an instance of a variable or its complement.
Formally, for a given Boolean function F(x1,…, xN) of variables
X = {x1, ¬x1,…, xN, ¬xN} (where symbol ¬xi denotes the
complemented variable), we can express the function F in CNF
form as:
(1)
The main advantage of such a formulation (CNF) of the problem
is the practical meaning (reduction) of SAT. In order to prove the
satisfiability of a given CNF[...]
|
|
|
|
Analysis of operation of ring LFSR used for testing of unidirectional interleaved interconnections
|
|
|
Krzysztof Gucwa Tomasz Garbolino Andrzej Hławiczka
|
With regard to the methods how test vectors are applied to
the Circuit Under Test (CUT) the Interconnect Built-In Self Test
(IBIST) tools are classified into two categories: test-per-scan [7,
12] and test‑per‑clock [6, 9, 10] with characteristic features that
are substantially different for the both techniques. The significant
advantage of the test-per-clock IBIST structures as compared to
the respective test-per-scan structures is the considerably (i.e. by
several orders of magnitude) shorter time of test execution and
much easier testing of dynamic faults, i.e. delay faults, crosstalks
and switching noise [1, 6, 11].
The conventional IBIST structures of the test-per-clock type
usually comprise two separate modules: the test pattern generator
(usually LFSR) and compactor of output responses (usually
MISR) [6, 10, 11]. For the IBIST structure of the LFSR-MISR
type the test procedure is independent on the CUT function to
be tested.
At the end of 80’s the new BIST structure of the Circular Self-
Test Path (CSTP) [8] was proposed. The method consists in connection
of all the memory modules within the CUT in a single shift
register that is then converted into a self-test ring by connection
of its output with the input. However, for many years the CSTP
structure has never been adopted for testing of pure interconnections.
The attempt to apply such a structure to test a bus of
unidirectional lines was proposed in [4, 5]. In that case the CTSP
becomes an ordinary linear ring LFSR (R-LFSR) [4, 5], where the
interconnections under test constitute its feedback lines (Fig. 1).
The feedback of the register is described by the characteristic polynomial
p(x). It makes possible to apply the techniques dedicated
to analysis of the test efficiency that are typical for linear registers
and that differ from the method proposed in [8]. It eliminates
troubles with analyzing efficiency of test procedures [8] caused
by the fact th[...]
|
|
|
|
Combining various modeling techniques for power electronic systems in automotive applications
|
|
|
Halina Niemiec Marcin Szelest
|
Rapidly increasing interest in hybrid vehicles and similar technologies
has been observed during last decade. Electronics in
car has become necessity, not an option. Big number of sensors,
switches, amplifiers and other components, which are driven by
multiple microcontrollers causes many issues with the simulation
of the whole system. The multi-domain simulation for such a complex
circuit is always compromise between the required level of
the accuracy and the simulation time [1, 2].
Regarding the expected accuracy and the simulation performance,
different modeling approaches are possible. Fundamental
choice is selection between physical and behavioral modeling
for each functional block, which automatically implies the most suitable
description language. SPICE languages (netlist modeling)
are applicable for purely analog sub-circuits, event-driven languages
as VHDL/Verilog should be used for digital sub-circuits, while
MAST/VDHL-AMS hardware description languages are the best
choice for mixed-signal systems [2-5].
This paper will demonstrate how combination of various modeling
techniques can be used for development of models of
complex power electronics systems in automotive applications.
Presented solutions are based on experience of the HW/EE Modeling
Group at Delphi Corporation.
System Overview
The modeled system is a solution used in cars with START&STOP
function. In this kind of cars, the engine turns off when the vehicle
stops at traffic lights or in traffic jams. The purpose of the system
is maintaining suitable supply voltage for the vehicle electrical network
when the engine is turned off. Under these conditions, significant
voltage drop may occur on the battery, especially during
cranking phase. Such low battery voltage might result in turning
off car audio system, air-conditioning, etc. To avoid it, high power
DC-DC converters may be implemented along with reliable control
blocks.
General block diagram of this ki[...]
|
|
|
|
Dwukanałowy sterownik impulsowych diod laserowych o krótkim czasie trwania impulsów
|
|
|
Ryszard Niedbała Marcin Wesołowski Daniel Kucharski Jacek Wojtas
|
Liczba zastosowań laserów półprzewodnikowych we współczesnej
nauce i technice jest niesłychanie szeroka. Oprócz
klasycznych technik obróbczych i medycznych, wymagających
wykorzystywania laserów o relatywnie wysokich mocach, bardzo
często wykorzystywane są impulsy laserowe o wąskim
spektrum falowym. Impulsowe lasery półprzewodnikowe wykorzystywane
są między innymi do budowy nowych przyrządów
pomiarowych, w aplikacjach komunikacyjnych, medycznych
oraz wojskowych.
W artykule zaprezentowano uniwersalny sterownik do impulsowych
diod laserowych, opracowany z Zespole Elektrotermii
Politechniki Warszawskiej w kooperacji z Wojskową
Akademią Techniczną. Sterownik umożliwia niezależne sterowanie
dwoma diodami laserowymi. Generowane impulsy charakteryzują
się krótkimi czasami trwania (minimalny czas 50
ns) oraz wysoką powtarzalnością, dzięki czemu możliwe było
wykorzystanie sterownika w wielospektralnym optoelektronicznym
czujniku gazu, w którym wykorzystano spektroskopię strat
we wnęce optycznej typu CEAS (ang. Cavity Enhanced Absorption
Spectroscopy). Metoda ta została opracowana w 1998
roku przez Engel’a i należy do jednych z najczulszych absorpcyjnych
metod spektroskopii laserowej. Dzięki wielokrotnym
odbiciom impulsów laserowych wewnątrz specjalnie skonstruowanej
wnęce optycznej uzyskuje się zwiększenie drogi optycznej,
a tym samym czułości. Sterownik laserów umożliwia
odpowiednie wysterowanie dwóch laserów, których impulsy
wprowadzane są naprzemiennie do wnęki optycznej. Dzięki
temu uzyskano możliwość badania oddziaływania badanego
gazu z promieniowaniem laserowym o dwóch długościach fali
jednocześnie.
Charakterystyka układu
Prezentowany sterownik przeznaczony jest do zasilania diod laserowych
o znamionowych prądach roboczych rzędu 1 A. Podstawową
częścią urządzenia jest cyfrowy układ wyzwalania,
zinte[...]
|
|
|
|
ECG signal processing for deceleration capacity assessment
|
|
|
Marek Kamiński Jakub Chłapiński Bartosz Sakowicz Rafał Kotas Andrzej Napieralski
|
Sudden Cardiac Death (SCD) is regarded as a very serious sociological
concern. It is estimated that every week 30 people per
each million of population die from SCD. Clinical states increase
the risk of SCD and occur in wide range of patients population
[1]. The current ability for proper identification of high-risk group
is limited. High prevention efficiency of implantable cardioverterdefibrillator
does not translate into general reduction of deaths.
Recently in clinical research several markers for SCD risk assessment
were proposed, based on data obtained from ECG signal.
Among such markers are T-wave alternans (TWA), heart rate variability
(HRV), heart rate turbulence (HRT) or Deceleration/Acceleration
Capacity (DC/AC). Despite proven usefulness the main
problem with the use of those risk markers is lack of uniform and
generally available software for their assessment and establishing
their mutual correlation.
Authors of this paper have so far developed program "Cadio"
for ECG signal analysis capable of importing data from Reynolds
Medical and DMS Cardioscan commercial system for Holter monitoring.
Initially the main goal was to implement software for TWA
assessment. However, low ECG signal resolution from the generally
available 8-bit Holter monitors allowed only for detecting
TWA in range of about 30 μV, which is insufficient for determining
absence of TWA in patient’s recording. Difficulties with TWA assessment
lead us to implementing another marker of SCD risk.
Among the aforementioned known markers the least researched
and least practically applied marker in Polish clinical practice
seemed to be Deceleration Capacity (DC) [2].
The aim of the research presented in this paper was to implement
algorithm for DC assessment with the use of previously
designed and implemented methods for ECG signal segmentation
and validation for TWA assessment; and to determine the
correlation between assessed DC and others SCD [...]
|
|
|
|
Elektroniczne narzędzia pomiarowe w transporcie - wagi preselekcyjne
|
|
|
Andrzej W. Mitas Marcin Bernaś Marcin Bugdol Artur Ryguła Witold Konior
|
Transport drogowy ma kluczowe znaczenie w dzisiejszym świecie.
Układ komunikacyjny jest niezwykle ważnym czynnikiem rozwoju
we wszystkich aspektach życia społecznego, a przede wszystkim
ekonomicznego. Każdy człowiek jest uzależniony od dostępności
i jakości sieci drogowej. Możliwość dojazdu samochodów dostawczych
jest podstawowym czynnikiem determinującym lokalizację
zakładów przemysłowych, natomiast szybki dojazd do pracy czy
do sklepu jest niejednokrotnie elementem decydującym o wyborze
miejsca zamieszkania.
Problemy transportowe, znamienne dla społeczeństw wysoko
rozwiniętych, implikują poważne zaangażowanie środków elektronicznych
i narzędzi informatycznych. Przykładem może być
system elektronicznego poboru opłat w naszym kraju. Codzienna
praktyka wykazuje oczywiście kolejne, nieuniknione słabe
punkty, których eliminacja prowadzi do usprawnienia działania.
Niemniej jednak zastosowanie specjalistycznych rozwiązań układów
i urządzeń elektronicznych wydaje się być jednym ze sposobów
wielkoobszarowego monitoringu realnej sytuacji drogowej
w czasie rzeczywistym. Wysokozaszumione sygnały z czujników
pomiarowych mogą być przetwarzane sprzętowo, co zazwyczaj
pociąga za sobą znaczące nakłady finansowe, zwielokrotniane
na poszczególne aplikacje. Alternatywnym sposobem rozwiązania
tego problemu jest opracowanie i wdrożenie odpowiednich
algorytmów ekstrakcji sygnałów użytecznych i wyznaczania poszukiwanych
parametrów.
Dynamiczny rozwój transportu drogowego w przeciągu ostatnich
20 lat w Polsce spowodował znaczny wzrost liczby użytkowników,
nieadekwatny do postępów w rozwoju sieci drogowej.
Wzrost ten dotyczy zarówno użytkowników pojazdów osobowych,
jak i samochodów ciężarowych. Masa pojazdów w wielu przypadkach
przekracza dopuszczalne obciążania dla danej klasy pojazdu,
a przede wszystkim, w przypadku pojazdów ciężarowym,
dopuszczalny nacisk osi na nawierzchnię danej drogi.
Program badawczy LTPP (Long Term Pavement Performance)
pr[...]
|
|
|
|
Fault diagnosis of analog electronic circuits with tolerances in mind
|
|
|
Łukasz Chruszczyk
|
The test engineer must reconcile many contradictories: efficiency
of fault diagnosis (how many faults can be successfully diagnosed?),
access to circuit internals (usually limited and expensive),
circuit cost (maximize tolerances in limits defined by device functionality;
minimize circuit overhead possibly caused by designfor-
testability), test cost (strongly related with test time: single of
many measurements? how much accuracy?). The test cost is
a significant part of a final device cost (30…50% [17]). All these
factors can be summarized as an optimization problem of many
related test and circuit parameters.
Two major problems of fault diagnosis of modern analog
electronic circuits (AEC) are tolerance of components and limited
access to circuit internals. The first causes spread of measured
quantities thus resulting in fault masking (ambiguity sets).
Lowering tolerances increases diagnosis efficiency together with
device manufacturing cost. Limited access to the circuit internal
nodes limits sources of information about its state and possible
faults.
The basic division of AEC testing is:
- functional test -verifies if circuit behavior conforms the design,
- fault diagnosis - analysis of possible faults that may not influence
circuit behavior.
There can be distinguished three goals of AEC fault diagnosis
(Fig. 1) [1,14,16,18]:
- fault detection - differentiates only healthy circuits (Go) from
faulty ones (No Go),
- fault location -locates damaged element,
- fault identification - determines value or shift below or above
tolerance margin of a damaged element.
The classical sequence of a diagnosis procedures is shown on
Fig. 1: detection → location → identification [1,14,16,18]. Such
multi-step analysis has advantages. Usually fault detection (as
being the simplest diagnosis) is also the shortest and is often the
only test needed. If fault probability is low further steps are performed
rarely. Additional [...]
|
|
|
|
Four channels data acquisition system for silicon photomultipliers
|
|
|
Mateusz Baszczyk Piotr Dorosz Sebastian Głąb Wojciech Kucewicz Maria Sapor
|
Silicon Photomultiplier (SiPM) is an array of photodiodes (cells)
connected together in parallel and operated in Geiger mode [1].
Each element of this array consists of diode and a quenching
resistor to limit current flowing through the junction. When SiPM
is biased beyond electrical breakdown (Geiger mode), typical
gain is between 105 and 106 [2]. Each photon can be a source of
an avalanche which spreads out in the whole volume of a single
cell. This means that in each avalanche approximately the same
charge is generated. The total output is a sum of current from all
microcells hence it is proportional to the number of avalanches,
which in turn is proportional to the light intensity [7].
The main advantages of SiPM with respect to the standard
photomultiplier are the following: compact size, smaller power
consumption and lower operating voltage - less than 100 V [5].
Dark current, caused by thermally generated avalanches, is the
main disadvantage. These pulses appear even if there is no photon
detection. The process of thermally generated avalanches is
stochastic and can be eliminated by simultaneous measurement
of a signal in two or more SiPMs using a coincidence mode.
Acquisition system
Measurement system is shown in Fig. 1. The system converts
pulses of blue light coming from LED to an electric form using
SiPM. Applied front-end ASIC (Fig. 2) consists of four channels
readout. Each channel can process the data from a single SiPM
individually. The signal from SiPM, proportional to the input light,
is propagating through ASIC, analog-digital converters and FPGA
device respectively. Then the data are saved on PC’s hard drive.
Front-end ASIC
The designed integrated circuit consists of two crucial elements:
preamplifier and peak detector and hold (PDH) [3].
The purpose of preamplifier is to amplify the signal coming
from SiPM which afterwards is shaped in Pole[...]
|
|
|
|
FPGA implementation of the Predator-Prey algorithm with adrenalin boost based on a Spiking Neural Network
|
|
|
Igor Karoń Karol Gugała Janusz Pochmara Andrzej Rybarczyk
|
Spiking neural networks use the element of time in communicating
by sending out individual pulses [1]. Spiking neurons can
therefore multiplex information into a single stream of signals,
like the frequency and amplitude of sound in the auditory system
[2, 3]. There are currently a lot of papers about using Spiking
Neural Network in robotic [4] but most of them focuses on using
neural networks to identify and avoid terrain obstacles or finding
the shortest way to signal source: [5-8]. Due to natural network
properties, it is an interesting problem to implement some of the
biological patterns occurring both in the world of animals and humans.
One of these behavioral patterns is a natural instinct to
escape threats that have natural origins (e.g. forest fires, floods)
and from the world of animals (e.g. escape from predators). In
nature, one can see how animals have developed some behaviors
that help them survive. The ones with better strategies live
through, and pass on their techniques to children [9]. Accurate
understanding and mapping of similar behavior allow both better
understanding of brain functions and enable use of these schemes
as a base for future research projects.
Presented paper focus on prey behavior controlled by Spiking
Neural Network and modified version or Predator-Prey algorithm.
In order to increase the efficiency of the algorithm some behaviors
based on the adrenaline have been implemented. As admission
to our future work hardware implementation of Spiking Neural Network
in FPGA was presented.
Spiking neuron models
Neurons are elementary information processing units in brain.
Structure of biological neuron and synapses has already been
well described in many other publications [5, 10, 11].
The following work uses the Leaky Integrate-and-Fire model.
LIF is counted as a simplified version of Hodgkin-Huxley model.
This model was chosen because: of both low computational
complexity, and ability of direct pr[...]
|
|
|
|
FPGA implementation of the two-stage high-speed FIR filter in residue arithmetic
|
|
|
Maciej Czyżak Robert Smyk
|
The FIR filter is one of the main algorithms in digital signal processing.
The importance of this kind of filter is due to the well-known
features as the possibility of attaining linear-phase characteristics
and flat-magnitude response along with the sharp fall-off beyond
the passband. The FIR filter is the algorithm which requires only
additions and multiplications when binary arithmetic is used. Multiplications
represent the dominant part of the computational effort
in the hardware FIR realization. The FIR filter may have the fixedcoefficient
(FC) or variable coefficient (VC) form. The FC form is
easier to implement because only multipliers by a constant are
needed, which can be realized with the use of distributed arithmetic
[1]. The VC form requires general multipliers that may pose
a serious difficulty in the high-order filters. The situation is different
in the FPGA implementations, where the DSP blocks are available
and they can be used for multiplication. One of alternatives with
respect to arithmetic may be the Residue Number System (RNS).
The RNS [2, 3] is the general non-positional number system that
has a wide range of applications in computer science and highspeed
digital signal processing. In the latter area the RNS can be
the effective means for the fast hardware realization of algorithms
where add-multiply operations are the overwhelming part of all
calculation, because the RNS permits for high-speed, full-adder
level pipelined realization of addition, subtraction and multiplication.
In the RNS the addition, subtraction and multiplication can
be performed in small integer rings instead of in one large integer
ring. This makes that the realization of the RNS computations can
be carried out on the set of parallel specialized processors. An
example of FIR realization with the use of residue arithmetic was
given in [4]. In this work the problem of the two-stage FIR filter
implementation with the [...]
|
|
|
|
Generator dokumentacji dla kodów źródłowych środowiska Matlab
|
|
|
Bartłomiej Nitoń Krzysztof Poźniak Ryszard Romaniuk
|
Dobrze udokumentowany kod źródłowy jest prostszy do dalszego
wykorzystania, ponieważ zawiera uzupełniające informacje,
których nie można zawrzeć bezpośrednio w danym języku programowania.
Udokumentowanie pomaga m.in. w prawidłowym
wykorzystaniu powstałych kodów oraz w realizacji większych projektów
wykonywanych przez grupę programistów. Sprzyja także
wykrywaniu błędów w projekcie. Ponadto dokumentacja zawarta
w pliku źródłowym staje się jego nierozdzielną częścią.
Dokumentowanie programów, choć niesie ze sobą liczne korzyści,
stanowi zazwyczaj ostatni etap realizacji projektu, na którego
wykonanie albo już nie wystarcza czasu, albo nie przywiązuje
się do tego zadania dostatecznej wagi. Wynika to głównie z faktu,
że dokumentowanie kodów źródłowych to żmudny i pracochłonny
proces. Dlatego w celu jego automatyzacji powstały narzędzia
nazwane generatorami dokumentacji dla kodów źródłowych.
Generatory dokumentują pliki źródłowe na podstawie komentarzy
umieszczonych w kodzie oraz struktury leksykalnej danego
języka programowania. Zadaniem programisty jest jedynie zamieszczenie
lub modyfikacja treści komentarza blisko wprowadzanego
lub modyfikowanego kodu źródłowego. Generator automatycznie
sformatuje ten komentarz w czytelną dla użytkownika
informację. Formatowanie informacji wyjściowej można generalnie
podzielić na:
- interaktywne, do której m. in. można mieć dostęp poprzez sieć
(np. format HTML),
- do druku, np. format Postscript, PDF, RTF itp.,
- opisujące strukturę kodu, np. format XML.
Najczęściej oferowanym przez generatory dokumentacji formatem
wyjściowym, często jedynym, jest HTML [1-41]. Inną grupą
wyróżniającą się w tym podziale są aplikacje generujące wiele
formatów wyjściowych: Ddoc, ROBODoc, fpdoc oraz Doxygen
[8, 14, 32, 40]. Współczesne generatory dokumentacji mogą generować
wiele formatów wyjściowych w zależności od aktualnego
zapotrzebowania użytkownika. Oferują także wiele właściwości
dodatkowych, takich jak np[...]
|
|
|
|
Genetic algorithms in gyrator-capacitor filters
|
|
|
Andrzej Handkiewicz Piotr Katarzyński Szymon Szczęsny Michał Melosik Mariusz Naumowicz
|
The ability of filtering the analogue signals is the working principle in
variety of electronic devices. In general each passive filter is realized
with a distinctive topology of elements like inductors, capacitors and
resistors that produces a Single Input Single Output (SISO) system.
The behaviour of the system may be then described with a transfer
function. The most common way to approximate the transfer function
of the filter is employing the approximation in Chebyshev or
minimax sense [3]. This leads to a class of algorithms that are able
to find the transfer function of a filter having a presumed attenuation
and ripple amount. Such algorithms were proposed far before then
the computer enhanced numerical analysis emerged for good [4].
The next step in such approach is to propose a topology capable
of having a generic transfer function (i.e. derived by the properties
of the elements and the connections between them) that may be
compared to the mathematical model. The parameters for elements
of the circuit with a given topology must be then choosen. Obiously
it is essential to promote only these parameters that are technically
feasible. The other thing is the spread between parameters’ values.
Finally it is important to realize a circuit with the smallest number
of applicable elements. This work is devoted to parameter fitting
of elements forming a typical LC elliptic filters. In our approach the
parameter fitting issue employs the genetic algorithm. This issue
may be considered as a complementary solution for some papers
dealing with digital filter fitting by using genetic algorithms [11]. The
distinctive thing is that the genetic algorithm is used for parameter
fitting at the design stage of the integrated circuit contrary to some
solutions that assume the filter trimming after the filter structure
was manufactured [9]. The following sections present the gyratorcapacitor
modelling Then the details of our approach are [...]
|
|
|
|
Infrastruktura akceleratorowa w Europie - EuCARD 2011
|
|
|
Ryszard Romaniuk
|
Konferencja EuCARD 2011 na temat rozwoju europejskiej, badawczej
infrastruktury akceleratorowej odbyła się w dniach 10-
13 maja 2011 w Paryżu w siedzibie instytutu IN2P3 będącym
częścią francuskiego centrum badawczego CNRS. Udział wzięło
ok. 150 osób, wygłoszono 80 referatów. Zakres tematyczny konferencji
był następujący: inżynieria materiałowa - nowe materiały
do budowy systemów akceleratorowych, budowa infrastruktury
badawczej do pomiarów masy i oscylacji neutrin, elektronika mionowa,
rozbudowa istniejących akceleratorów, HL-LHC, HE-LHC,
budowa nowej infrastruktury o wielkiej skali, eksperymenty nowej
fizyki, akceleratory laserowe i plazmowe.
Inżynieria materiałowa
Technika akceleratorowa używa materiałów, które są umieszczane
w pobliżu wiązek cząsteczkowych lub fotonowych o dużych
natężeniach. Niektóre materiały są narażane na oddziaływanie
wiązki w celach badawczych. Poprawne warunki pracy akceleratora
zależą w dużej mierze od niezawodności i sprawności układów
kolimacyjnych. Jednym z najbardziej krytycznych elementów
są szczęki kolimatora. Materiał powinien charakteryzować się
nominalną wartością przewodności w celu poprawy stabilności
układów RF, wysoką stabilnością termomechaniczną i odpornością,
wytrzymałością na promieniowanie cząsteczkowe, dużą
gęstością (duża wartość liczby atomowej Z) w celu poprawy właściwości
kolimacyjnych. Stosowane są następując materiały kompozyty
metalowo-diamentowe (Cu, Mo, Ag, Cu-Cd) oraz glidcop.
W kompozytach metal zapewnia znaczną stabilność termiczną,
dobre właściwości mechaniczne oraz wysoką temperaturę topnienia.
Faza diamentowa zapewnia wysoką przewodność termiczną.
Spiekanie kompozytu odbywa się w temperaturze nie powodującej
degradacji fazy diamentowej. Bada się odporność materiałów
typu Me-CD na promieniowanie cząsteczkowe i fotonowe.
Glidcop jest kompozytem miedziano-aluminiowym. Miedź
tworzy matrycę metalową dla ceramicznych cząstek tlenku aluminium.
Dodatek tlenku aluminium [...]
|
|
|
|
Integracja wielointerfejsowego toru przetwarzania z układami FPGA
|
|
|
Tomasz Janicki Krzysztof Poźniak Ryszard Romaniuk
|
W pracowni PERG [1] Instytutu Systemów Elektronicznych
PW został opracowany węzeł Modularnego Systemu Fotonicznego
(MSF) [2]. Węzeł składa się z płyty bazowej Universal Module
Controller (UMC, [3]) oraz z dwóch płyt nakładkowych wykonanych
w standardzie PMC: Data Acqusition Card (DAC, [4]) oraz
Digital Interface Card (DIC, [5]). Konfiguracja sprzętowa węzła
została przedstawiona na rys. 1.
Płyta bazowa UMC została wykonana w standardzie mechanicznym
EURO-6HE o rozmiarze B i jest zgodna elektrycznie ze
standardem VME/VXI. Głównymi elementami płyty są interfejsy
komunikacyjne (m.in. Ethernet, Opto-trx, USB, czy RS232). Centralnym
elementem płyty jest układ FPGA Virtex II Pro [6]. Stanowi
on most pomiędzy zewnętrznym sterownikiem lub innym węzłem
MSF, a zasobami sprzętowymi węzła.
Na płycie UMC zostały osadzone płyty DAC i DIC, poszerzając
funkcjonalności węzła o możliwości pomiarowe:
● sygnałów analogowych poprzez wykorzystanie przetworników
A/C oraz C/A na płycie DAC,
● zewnętrznymi urządzeniami dzięki komunikacji płyty DIC poprzez
GPIB, I2C, RS232 itp.
Obie płyty nakładkowe zostały wyposażone w układy FPGA
Cyclone [7]. W dalszej części artykułu przedstawiono rozwiązanie
uniwersalnej platformy komunikacyjnej węzła w warstwie firmware
zaimplementowanej w układach FPGA oraz w warstwie software
w formie modularnej aplikacji graficznej użytkownika, a także
zamieszczono 2 przykłady sterowania dla akwizycji sygnału z wykorzystaniem
przetworników oraz wykorzystania interfejsu GPIB
do komunikacji z oscyloskopem cyfrowym.
wiednie sekwencje sterujące magistralą. W tym celu opracowano
dwa mosty systemowe wykorzystujące komunikację poprzez interfejs
RS232 oraz USB. Do komunikacji z płytami DAC i DIC zaimplementowano
magistralę wykorzystującą protokół Wishbone [8].
Takie rozwiązanie zapewniło rekonfigurowalność i skalowalność
opracowywanych rozwiązań, co znacznie ułatwiło opracowywanie
warstwy firmware dla płyt DAC i DIC i u[...]
|
|
|
|
Kształtowanie warstw tlenkowych na powierzchni aluminium metodą plazmowego utleniania elektrochemicznego
|
|
|
PIOTR MOSZCZYŃSKI MARIA TRZASKA
|
Aluminium jest metalem o dużym znaczeniu technicznym i stosowane
jest w postaci zarówno czystego metalu, jak i wielu jego
stopów. Mały ciężar właściwy, który jest 3-krotnie mniejszy od
żelaza, dobre przewodności cieplna i elektryczna, korzystne parametry
konstrukcyjne oraz łatwość w obróbce wyrobów z aluminium
powodują, że jego stopy są stosowane w przemyśle lotniczym,
samochodowym, okrętowym, obronnym, elektronicznym,
sprzętu gospodarstwa domowego, w telekomunikacji, mikroelektronice,
budownictwie, a także w technikach związanych z badaniem
kosmosu [1]. Jednak ze względu na małą twardość i niską
odporność na zużycie ścierne oraz względnie małą odporność
korozyjną często wyroby z materiałów aluminiowych poddawane
są dodatkowej obróbce powierzchniowej [2, 3] w celu poprawienia
ich właściwości użytkowych.
Duże znaczenie w polepszaniu właściwości użytkowych wyrobów
z materiałów aluminiowych mają powierzchniowe warstwy
tlenkowe wytwarzane metodą elektrochemicznego utleniania
anodowego [4-6]. Bardziej efektywną metodą z zakresu
inżynierii powierzchni, która jest stosowana do modyfikowania
właściwości metali lekkich takich, jak aluminium, tytan czy magnez
oraz ich stopów jest anodowe utleniania elektrochemiczne
aktywowane plazmą [7-9]. Jest to proces złożony, w którym
równolegle z formowaniem się warstwy tlenkowej następuje jej
rozpuszczanie oraz wyładowanie elektryczne na powierzchni
obrabianego materiału. O dominującej roli tych procesów elementarnych
w czasie utleniania elektrochemicznego decydują
warunki napięciowe, prądowe oraz skład elektrolitu [10]. Proces
można prowadzić w szerokim zakresie potencjałów od 180 do
1200 V i gęstości prądu od 0,5 A/dm2 do nawet 30 A/dm2 zarówno
w jedno- jak i wieloskładnikowych roztworach elektrolitu
o różnym stężeniu. Tą metodą można wytwarzać warstwy tlenkowe
o różnym składzie chemicznym i fazowym oraz o różnej
strukturze [11]. W porównaniu z tradycyjnym utlenianiem anodowym
wytwarzanie war[...]
|
|
|
|
Low noise and low power multichannel integrated circuit for recording neural spikes and LFP signals
|
|
|
Piotr Kmon Mirosław Zoladz Paweł Grybos Robert Szczygiel
|
Availability of the modern submicron technologies makes it possible
to build small integrated systems covering broad range of
the researches. For instance, BioMEMS and ASIC technologies
are used to build systems dedicated for exploring the specific areas
of human nervous systems. These projects employ micromachined
electrodes combined with integrated electronics in order
to record or stimulate neural network activity [1, 2]. Such neurobiology
experiments are led in order to answer many questions
referring to the human nervous system, i.e. how it processes information,
how the diseases such as Parkinson or epilepsy originates,
how new medicines influence the nervous system, etc. [3,
4]. Many researches also consider employing modern integrated
technologies to build system for disabled persons. These systems
are called BCI’s (Brain Controlled Interface) and first positive results
have been reported [5].
Many of these experiments need to record neurobiological signals,
some of them involve only systems with an ability to generate
stimulation pulses. Nevertheless, there are many studies which
require both recording the neurobiological signals and stimulating
the neural networks. Additionally, systems requiring the recording
ability also need to deal with different types of neurobiological signals
differing from each other with voltage amplitudes and frequency
bands [6]. Thus it requires from one to build a system that will
give a user ability to change the frequency band and the voltage
gain according to the requirements of the experiment. Furthermore,
the more signals are recorded simultaneously the better the
spatial resolution of the experiment is and the better is the understanding
of the observed processes. This involves using multichannel
architecture of neurobiological readout systems. Thus
one has to also consider the spread from channel to channel of
the main parameters of such a multichannel ASIC.
Based on our exp[...]
|
|
|
|
Metrologia kinetyki fotoindukowanych zmian absorbancji w nanokompozytach krystalicznych
|
|
|
Artur Wojciechowski Iwan .V. Kityk
|
Postęp we współczesnej optoelektronice jest w dużej mierze
stymulowany przez wytwarzanie nowych materiałów o pożądanych
właściwościach. Jednym z perspektywicznych kierunków
zmiany ich właściwości jest możliwość sterowania podstawowych
parametrów optoelektronicznych (absorbancji, współczynników
odbicia, parametrów nieliniowych) poprzez napromieniowanie
diodami laserowymi CW lub laserami pracującymi z energią
poniżej wartości przerwy energetycznej [1-3]. Podstawowy mechanizm
takich zmian oparty jest na fotopolaryzacji poziomów
pułapkowych wewnątrz przerwy energetycznej, która wywołuje
oddziaływanie ze strukturą elektronową. Nankompozyty krystaliczne
posiadają dużą ilość pułapek w przerwie energetycznej, co
pozwala wykorzystywać je jako obiekty modelowe dla przeprowadzenia
doświadczeń napromieniowania światłem laserowym.
W tej pracy rozpatrzymy dwa podstawowe tryby napromieniowania
- ciągły w zakresie przejść między poziomami elektronowymi
i impulsowy, który będzie odpowiedzialny za obsadzenie poziomów
wibracyjnych. Dzięki obecności drgań siatki (fononów) odpowiednie
poziomy pułapkowe stają się trwałymi centrami, które
zmieniają podstawowe właściwości optyczne. Głównym problemem
technicznym takich zmian jest to, że ich wartości zmiany
absorbancji są rzędu kilku cm-1, co utrudnia ich detekcję. Drugi
problem, który utrudnia przeprowadzanie metrologii takich pomiarów,
polega na wyeliminowaniu niestabilności źródła światła
laserowego, co się osiąga przez przeprowadzenie większej ilości
pomiarów, i stworzenia niezawodnego, sztywnego zamocowania
istotnych elementów stanowiska badawczego (laser, napromieniowany
materiał oraz detektor). W naszej pracy zaproponowano
układ do pomiaru fotoindukowanej absorbancji w zakresie widm
250…800 nm o rozdzielczości do 0,5 nm, który umożliwia pomiary
fotoindukowanej absorbancji w trakcie napromieniowania, jak
i po naświetleniu. Czyli układ ten pozwala monitorować zmiany
zachodzące w materiałac[...]
|
|
|
|
Mikrokontroler Pic18F4320 w konstrukcji rejestratora temperatury
|
|
|
Daniel Kucharski Ryszard Niedbała Marcin Wesołowski Jacek Hauser
|
Równoczesny pomiar z wielu czujników danej wielkości fizycznej
jest bardzo interesującym narzędziem badawczym. Konieczność
jego wykorzystania pojawia się często w czasie prowadzenia
badań naukowych. Przykładem może być jednoczesna kontrola
temperatury wnętrza pieca elektrycznego, powierzchni elementów
grzejnych oraz powierzchni zewnętrznej i wewnętrznej przegród.
Służy to dokładnemu sprawdzeniu poprawności wykonania
pieca i zabezpieczeniu elementów, narażonych na znaczne temperatury.
W celu wykonania pomiarów pewnej wielkości fizycznej,
przy większej liczbie punktów pomiarowych, trzeba dysponować
odpowiednią liczbą mierników, bądź kartą pomiarową o znacznej
liczbie wejść analogowych dla sygnałów uzyskiwanych z czujników
analogowych. Dobrej jakości karta pomiarowa, to znaczny
koszt dla zespołu badawczego. Dysponowanie nieograniczoną
liczbą kart pomiarowych jest oczywiście nieosiągalne w pracy
badawczej i dydaktycznej. Z reguły niewielkie jednostki badawcze
dysponują jedną, bądź dwiema kartami pomiarowymi, znajdującymi
zastosowanie w prowadzonych aktualnie pracach naukowych.
Jednoczesna obserwacja zmian wielkości fizycznych
(np.: temperatury) i skrupulatne notowanie wyników, przez okres
kilku godzin, jest zbyt czasochłonne jak na dzisiejsze wymagania
badawcze. Autorzy postanowili przygotować urządzenie
pomiarowe własnej konstrukcji, korzystając z łatwo dostępnych
w handlu elementów elektronicznych i wskazać na znaczne możliwości
tego rozwiązania. Przegląd dostępnej literatury światowej
wskazuje na zainteresowanie podobną tematyką. Wielu badaczy
konstruuje własne urządzenia pomiarowe. Przykładem może być
artykuł Wai Leung Tse [6], w którym zaprezentowano sposób pomiaru
wartości PMV (Predicted Mean Vote - wskaźnik opisujący
przewidywane odczucie przez człowieka określonych warunków
klimatycznych), polegający na pomiarze temperatury powietrza,
pomiarze PMV i wartości promieniowania, uzyskiwanych
jednocześnie w poszczególnych obsz[...]
|
|
|
|
Modelling and evaluation of bistatic radar systems' capabilities
|
|
|
Tadeusz Nowak Mateusz Mazur Jarosław Pędziwiatr Andrzej Nalewaja Mirosław Sankowski
|
With increasing number of aircrafts in space, air traffic safety relies
highly on the effectiveness of air surveillance sensors and systems
supporting Air Traffic Control/Management (ATC/ATM) operations.
Detailed and reliable information about flight parameters of all
objects located in the supervised airspace area should be available
unconditionally. Surveillance sensors and systems collecting
information about flying targets’ parameters can be divided into
[1] cooperative (requiring cooperation from the aircraft) and noncooperative
(without cooperation from the aircraft). Cooperative
methods include: radio communication systems, data transmission
systems of aircraft flight parameters (e.g. ADSB - Automatic
Dependent Surveillance - Broadcast) and Secondary Surveillance
Radars (SSR). An effective and widely used class of surveillance
sensors for obtaining information on flying targets in a non-cooperative
manner are Primary Surveillance Radars (PSR).
In this paper a problem of using bistatic radars in the ATC system
is discussed. In simple terms, bistatic radar is a radar where
transmitter (and the transmitting antenna) and receiver (and receiving
antenna) are geographically separated. The concept of bistatic
radar was formulated in the beginning of radar history [1-3] and
was originally aimed at solving the problem of crosstalk between
the transmitter and receiver by spatially separating transmitting and
receiving antennas. On the other hand, monostatic radars are characterised
by a simple structure, are easier to utilize and service,
and do not require additional technical means to ensure synchronization
and communication between the transmitter and the receiver.
Therefore, after solving the problem of transmitter and receiver
separation in a single device, the monostatic radar technology
became dominating, while bistatic radar concept was left unused
for many years. The renaissance of bistatic radars in recent years
r[...]
|
|
|
|
Możliwości rozszerzania satelitarnych systemów radiokomunikacyjnych w GMDSS
|
|
|
Jerzy Czajkowski
|
Podczas obrad XV sesji Podkomitetu COMSAR w marcu
2011 r. prowadzono rozważania dotyczące możliwości włączenia
nowych radiokomunikacyjnych systemów satelitarnych do
systemu GMDSS. Jak wiadomo od samego początku tworzenia
systemu GMDSS - satelitarny system radiokomunikacyjny
INMARSAT jest jedynym systemem, który oprócz realizacji
radiokomunikacji umożliwia wysyłanie sygnałów alarmowych.
W związku z tym definicja obszaru morza A3 odnosi się do
obszaru kuli ziemskiej, na której możliwe jest prowadzenie
komunikacji alarmowej wykorzystując do tego celu satelity
geostacjonarne systemu INMARSAT [1]. Obszar ten zawarty
jest pomiędzy 70º szerokości geograficznej północnej oraz 70º
szerokości geograficznej południowej.
Grupa ekspertów IMO w [2, 3] wyraziła poparcie dla rozwoju
regionalnych operatorów satelitarnej radiokomunikacji i możliwości
ich wprowadzenia do systemu GMDSS. Na bazie poparcia
takiej idei - Morski Komitet Bezpieczeństwa (MSC) - IMO zlecił
Podkomitetowi COMSAR w ramach prowadzenia prac studyjnych
nad opracowaniem modernizacji podsystemów i procedur
w systemie GMDSS - również rozpatrzenie możliwości włączenia
nowych radiokomunikacyjnych systemów satelitarnych do
GMDSS. Jednym z takich systemów radiokomunikacji satelitarnej
jest system Thuraya.
W dalszej części przedstawiono zasadnicze uwarunkowania
i założenia techniczno-operacyjne tego systemu [4].
Aktualnie system Thuraya dysponuje dwoma satelitami operacyjnymi
umieszczonymi na orbicie geostacjonarnej i tak:
Satelita Thuraya 2 - na pozycji 44º długości geograficznej
wschodniej i zapewnia pokrycie radiowe krajom Europy, Afryki
i Centralnej oraz Południowej Azji.
Satelita Thuraya 3 - na pozycji 98,5º długości geograficznej
wschodniej i zapewnia pokrycie radiowe azj[...]
|
|
|
|
Non-linear modeling of resolve time in D-latch circuits
|
|
|
Piotr Z. Wieczorek Leszek J. Opalski
|
Metastable behavior of asynchronous digital circuits, such as
D-latches, arbiters, is understood here as unavoidable increase
of resolve time, when lead-in of data input change over change of
clock signal is becoming small [1-3]. Since designers put limits on
acceptable resolve time - the metastability phenomenon causes
occasional circuit malfunction [3-5]. Mean time between failures
(MTBF) is a commonly used measure of average time between
such events [2]. There is a considerable practical interest in more
accurate characterization of metastability in digital building blocks,
since increased accuracy of resolve time and of MTBF estimates
for digital systems might reduce design margins [1, 4, 2].
Circuit model of a D-latch circuit
Two novel metastability models will be derived for a reference static
D-latch circuit, consisting of two inverters and two transmission
gates - as shown in Fig. 1.
In Phase 1 the high clock (CLK) level makes the data transmission
gate (DTG) pass the input data signal (DATA) to the input
of the first inverter. In Phase 2 the low clock level turns DTG off,
while the feedback transmission gate (FTG) becomes on. Closing
the positive feedback loop (at time instance t0) starts regenerative
process, which latches DATA input value. The time (tr) needed to
resolve the state of the output Q (to logical “0" or “1") depends on
the initial condition of the regenerative process, and so indirectly
on the lead-in time δ of DATA over CLK signal [1, 6].
Typically the metastable behavior of flip-flops and latches is
modeled with a linear circuit model with one capacitance [1, 7].
Fig. 2 depicts such a model with feedback loop (FTG) and data
signal (DTG) switches added - to enable modeling the two phases
of circuit operation (Fig. 1).
Despite the model’s inaccuracy it has been used for over thirty
years, either for resolve time prediction or MTBF calculati[...]
|
|
|
|
Parallel simulation of stochastic denritic neurons using NVidia GPUs with CUDA
|
|
|
Karol Gugała Aleksandra Świetlicka Agata Jurkowlaniec Andrzej Rybarczyk
|
Hodgkin-Huxley model has been experimentally proved over years
great usefulness in describing action potentials of neural cells. Model
explains initiation and propagation of action potentials in the
giant squid axon, which is very useful in case studies on action
potentials [9] in biological neural networks. For work in this matter
Alan Hodgkin and Andrew Huxley receive Nobel prize in 1963.
Main disadvantage of mentioned model is it computational
complexity, thus high demand of computational power and time
expensive simulations. We consider computational simplification
of model by transformation from deterministic to stochastic one.
This transformation simplifies model by replacement part of differential
equations derived by it with draw from normal distribution.
To decrease time of simulations we decide to use parallel computing.
High number of simple floating point operations led us to use
GPUs in simulation tasks.
In this paper we present simple dendritic neurons in tree like
structures tissues simulator based on NVidia GPU written in
CUDA C. We present transformation from deterministic Hodgkin -
Huxley model to stochastic one. Parallelisation of simulation task
of dendritic neurons in aforementioned tissues is presented. Also
implemented simulator parallel algorithm is discussed.
Hodgkin-Huxley kinetic model
Deterministic model is given with the set of equations, where the
main equation is of the form (1). Other equations are obtained
from the Markov kinetic schemes,[...]
|
|
|
|
Selected solutions in printed circuit boards for silicon detector readout integrated circuits testing
|
|
|
Krzysztof Kasiński
|
This paper presents the solutions used in the test printed circuit
boards (PCBs) for the silicon detector readout ASICs including:
detector and ASIC footprint, PCB layer order and interconnectivity.
The decision hints between integral all-in-one PCB and modular
boards are also presented. Despite of the fact that the presented
PCBs are rather application-specific, the ideas can also be
adapted also to other designs.
Selected solutions in test pcbs
Integrity and Modularity
The basic task of the test PCB for the naked-die ASIC testing is
to host the Integrated Circuit itself together with the essentials of
its operation which need to be close (bias, decoupling capacitors,
etc.). Very often the test PCBs incorporate other functionalities
like: on-board power supply (voltage regulators), logic level
converters, digital-to-analog converters (DACs), connectors and
many others. Having a multi-functional board which minimizes the
number of external components is good but has also some drawbacks.
First, the larger the PCB is and the larger the components
are the more difficult is to modify or repair the wire-bond connections
or to replace the ASIC. The bonder has limitations on the
maximum size of the PCB it can host. The physical dimensions
of the wedge and its accessories require a significant area free of
components around the ASIC (Fig. 1a). The integral PCB solution
makes also more expensive and time-consuming testing of multiple
ASICs since each one requires a new complete PCB.
Often it is more convenient to split the PCB into two modules:
a main-board and a mezzanine board (Fig. 1b). The second one
can host ASIC and the most essential parts (like decoupling capacitors,
biasing circuits and shield mounting pads) while all the
signals and power supply lines are connected to the main-board
through high-density connectors.
This solution is very flexible since it allows to test multiple
ASICs on the same setup and - if necessary - t[...]
|
|
|
|
Silicon photomultiplier as fluorescence light detector
|
|
|
Łukasz Mik Wojciech Kucewicz Jerzy Barszcz Maria Sapor Sebastian Głąb
|
Fluorescence measurements are often used in biochemical and
biotechnological analysis where a fluorescent dyes are used as
markers. Dye-labelled number of molecules can be estimated by
measurement of fluorescent light intensity. Fluorescein and resorufin
are dyes commonly used in biology. Both pigments have
different wavelength of light for absorption and emission. Their
efficiency of absorption and emission in solution with pH factor
equal 8 is shown in Fig. 1.
Detection of fluorescent light is very complicated, especially for
a low number of fluorescence substance molecules. For this purpose
many companies usually use vacuum photomultiplier tubes
(PMTs). Constant innovations of these sensors have contributed
to their adaptation in many fields of science because of their speed
and sensitivity for single photons. Their main drawbacks are:
sensitivity to the influence of magnetic field and high voltage supply.
Silicon photomultipliers (SiPM) which were invented in 1998
didn’t have these defects [2, 3]. They have very small dimensions
and low breakdown voltage which provide opportunities for reducing
the size of light probes. Silicon photomultiplier consists of an
array of avalanche photodiodes operated in Geiger mode. Each
photodiode is connected to quenching resistor which is responsible
for returning to steady state from avalanche breakdown. Parallel
connection all circuits photodiode-resistor causes a current
flows through a photomultiplier which is proportional to number
of photons. Internal photodiodes circuits and structure of a single
pixel of SiPM are presented in Fig. 2.
Silicon photomultiplier is not without drawbacks. From the
perspective of designers, the most important ones are: thermally
generated dark current, cross-talk and after-pulsing. System described
in the paper doesn’t eliminate these drawbacks during the
acquisition data process. It was taken into account only in a data
analysis process. In [...]
|
|
|
|
Software optimisation in high efficiency data acquisition systems
|
|
|
Adam Piotrowski Mariusz Orlikowski Tomasz Kozak Paweł Prędki Grzegorz Jabłoński Dariusz Makowski Andrzej Napieralski
|
High efficiency is one of the significant requirement for modern
data acquisition systems. It is especially important in the case of
high speed network applications because network bandwidth approaches
microprocessors processing capability. In such a case,
CPUs performance degradation becomes a bottleneck which limits
the communication rate. Therefore, to obtain efficient system
resource utilization issues like: thread synchronization, dynamic
memory management and efficient utilization of dynamic data
structure must be taken into consideration during software development
process.
Data flow optimization in the system
The system has been designed to work with up to RXN = 8 data
streams with Pstream = 0.8 Gbps data throughput each. It gives total
of 6.4 Gbps continuous data stream organized in Lframe = 1049 B
data frames (1024 B of data + 21 B of header + 4 B of CRC). The
frames are collected into the the blocks (N = 256 frames each)
which are pushed to the first storage FIFO. Then the data blocks
are popped following threads for further processing (Fig. 1).
The most restrictive part of the system are the data receiving
threads, where each single thread is used to process one input
data stream. For the data transfers and the frame size specified
above, the thread has to process single frame within:
(1)
The data processing time includes:
- Data buffer preparation for the received frame (Tbuf),
- Thread wake up when input data are ready to process (Twakup),
T L P s frame frame stream = 8 ⋅ = 9.8μ
- CRC data verification (TCRC),
- Frames collection into the blocks (Tblock),
- Pushing the block into the FIFO for further processing (Tpush)
where steps 1-4 are performed for each frame and step 5 is
done when the data block contains full set of frames.
To allow the real time data processing, the following condition
need to be met for the processing time:
(2)
As further analysis shows, the FIFO access in multithread envi[...]
|
|
|
|
SPICE modelling of PFC controller
|
|
|
Krzysztof Górecki Janusz Zarębski
|
Switched mode power supplies commonly used in electronic installations
cause changes for worse of the quality of energy in the
line (power network). This phenomenon results from the fact that
switched mode power supplies absorb a current from the power
network in the pulses form. Thus, power supplies can be treated
as the nonlinear RLC load [1] of the power network and the power
consumed by switched mode power supplies comprises two components:
active and reactive powers. The second quality of energy
influences disadvantageously the operation of many installations
connected to the power network, e.g. electrical machines,
causing an additional increment of their winding temperature [2].
One of the most important parameters characterizing the electrical
installation influencing the electrical energy quality is the power
factor (PF), defined as the quotient of an average apparent power
consumed by any electrical installation. To obtain a high value of
PF, a switched mode power supply input current should be formed
in such a way as to get the sinusoidal course of current synchronized
with the course of the power network voltage (line voltage).
To get the proper shape of the switched mode power supply
input current, special circuits of power factor correction (PFC)
are used. Currently, the predominant role is played by active PFC
consisting of dc-dc converters and special integrated circuits working
as a PFC controller [1]. Today, a lot of concerns offer such
circuits, that realize different algorithms of power factor corrections
described in [1].
Designing and analysing electronic circuits demand the use
of credible models of circuit elements, acceptable by the proper
software, e.g. SPICE. There is no information about the models of
PFC controllers for SPICE.
In this paper, which is an extended version of the paper [7],
the authors present a new model of a PFC controller realizing the
control of the average value of current. For [...]
|
|
|
|
The use of specialized multi-band stimuli for analog circuits testing
|
|
|
Tomasz Golonek Piotr Jantos Damian Grzechca
|
Analog fault testing is necessary to control the quality of production
and to assure a high reliability of analog systems during
the after production stage [1-5]. Unfortunately, especially due to
continuous character of signals, tolerance dispersions, noise presence
and limited accuracy of practical measurements, analog
testing and diagnosing are still difficult problems which need intensive
researches.
Generally, the published analog faults analysis methods can
be classified into a few groups. Considering the time of circuit
under test (CUT) simulations, the sorts of techniques with simulation
before test (SBT) and with simulations after test (SAT)
can be found. The SBT concept is more suitable to a production
testing, where time effort minimization is very important. On the
other hand, SAT concept can be engaged during the design stage
to achieve higher accuracy of fault diagnosis. Depending on the
goal of the method, it can be sorted to the specification driven
(functional) testing (SDT) [2] or to the element faults driven testing
(FDT) [3-5] groups. Functional testing is adequate to control the
assumed specifications of a CUT (e.g. cut-off frequencies, amplitude
frequency response ripple or phase response value).
The approach proposed in this paper can be classified into the
SBT, SDT groups and it uses energy of pair responses evaluation
for a faulty CUT detection. The next section explains the idea and
algorithm of the approach, in section III the most important elements
of the evolutionary system are described and section IV
presents the faults analysis results for an exemplary CUT.
Description of the Method
The idea of functional faults detection
number of state (typically i=0 for a healthy set of CUTs, i.e. with
an accepted levels of specifications). After the differential energy
Edf determination, the CUT is classified to a healthy S0 or to
a faulty group (Edf outside allowed region). The boundary values
of Edf for [...]
|
|
|
|
Transparentne testowanie pamięci RAM oparte na charakterystyce adresowej
|
|
|
Ireneusz Mrozek Vyacheslav Yarmolik
|
Złożone pamięci półprzewodnikowe stanowią integralną część
większości współczesnych modułów elektronicznych będących
składowymi urządzeń technicznych wykorzystywanych w wielu
dziedzinach życia. Zjawiskiem codziennym są dziś urządzenia
cyfrowe pełniące rolę systemów o znaczeniu krytycznym. Efektem
tego jest ciągły wzrost wymagań dotyczących długotrwałej,
niezawodnej i często nieprzerwanej pracy, zarówno pojedynczych
układów scalonych, pakietów, urządzeń, jak również całych
systemów cyfrowych. Z danych statystycznych wynika, że
około 70% wszystkich uszkodzeń w systemach cyfrowych spowodowanych
jest uszkodzeniami pamięci. Dlatego już na etapie
projektowania należy zadbać o możliwość łatwego i efektywnego
ich testowania. Jednym z najczęściej stosowanych rozwiązań jest
projektowanie układów z myślą o testowaniu - DFT (ang. Design
For Testability). Z uwagi na coraz większą integrację układów cyfrowych,
umieszczaniu wielu modułów (w tym pamięci) na jednym
podłożu krzemowym, tradycyjne "zewnętrzne" techniki testowania,
nie zawsze mogą być stosowane. Rozwiązaniem problemu
okazały się bogato opisane w literaturze techniki testów wbudowanych
BIST (ang. Built-In-Self Test) i samonaprawy BISR (ang.
Built-In-Self Repair) [1-7].
W procesie wbudowanego testowania pamięci szeroko zaakceptowane
zostały testy krokowe (ang. march tests) łączące
wysoką wykrywalność uszkodzeń z niską złożonością testu rzędu
O (N) [8]. Ponadto klasyczne testy krokowe są łatwo konwertowalne
do testów transparentnych (ang. transparent march tests)
[9-12]. Testy transparentne umożliwiają zachowanie niezmienionej
zawartości pamięci w stosunku do zawartości z momentu rozpoczęcia
testu. Dzięki temu są one szczególnie predysponowane
do realizacji periodycznych testów wykonywanych w czasie normalnej
pracy urządzenia [8]. Jednak wraz ze wzrostem rozmiarów
pamięci czas niezbędny na jej przetestowanie ulega również
wydłużeniu. Problem ten jest szczególnie widoczny w wypadku
[...]
|
|
|
|
Two-Channel EPR Spectrometer for quantitative measurements in relation to reference sample
|
|
|
Jan Duchiewicz Andrzej Dobrucki Andrzej Francik Tomasz Duchiewicz Wacław Stachowicz Tadeusz Oleś
|
EPR Spectrometry belongs to analytical methods suitable for the
examination of important features of the matter. One can distinguish
two basic pathways of measurements with the use of this
technique:
a. Recording of the EPR signals in order to identify in investigated
materials - homogenous or composed of several component
- of paramagnetic species which possess unpaired electrons
(spins) in the molecule i.e. paramagnetic centers in crystalline
samples, free radicals in organic and biological systems, paramagnetic
ions of metals incorporated with complex compounds.
Each of these species give rise to a specific signal in EPR. Spectral
analysis of the shape of recorded EPR signals especially those
revealing hyperfine splitting enables to assign the individual EPR
spectra to a definite radical, paramagnetic centre or ion. It is also
possible from the well shaped EPR records to draw conclusions
as to molecular structure of identified radicals or the localization
of paramagnetic centre inside crystal lattice.
b. Registration of the EPR signal identified or not in order to
calculate the number of spins in the sample under stationary or
dynamic condition as a function of time, temperature or in the
course of chemical process. Quantitative EPR measurements
are essential for the determination of the rate of radical decay
and transformations as well as by the evaluation of the stability
of paramagnetic species used in dosimetry or for the detection
of radiation treatment. Quantitative EPR measurements are also
needed in basic research by determining of the yields of radiation
and photo-chemical processes in which free radicals are involved.
Another words the precise EPR quantitative determination
of the number of spins are indispensable in many fields of science
and technology, making possible not only to demonstrate
the presence of paramagnetic species in the investigated sample,
but also to control the concentration of paramagnetic s[...]
|
|
|
|
Wytwarzanie i charakteryzacja warstw SiO2 na powierzchni SiC metodą utleniania termicznego
|
|
|
Andrzej Kozłowski Lech Dobrzański Marcin Pisarek Małgorzata Możdżonek
|
Węglik krzemu (SiC) jest związkiem posiadającym bardzo dobre
(korzystne) właściwości fizyczne i elektryczne (duża chemiczna
stabilność, wysoka termiczna przewodność i ruchliwość elektronów),
które pozwalają wytworzonym elektronicznym elementom
pracować w wyższych temperaturach niż elementy wykonane
z krzemu lub GaAs. Szeroka przerwa zabroniona SiC (~3 eV)
jest przyczyną występowania mniejszych prądów upływu i wyższych
napięć przebicia półprzewodnikowych przyrządów elektronicznych.
Z powodu tych właściwości SiC jest używany do wytwarzania
przyrządów wysokiej mocy i wysokiej częstotliwości.
Jest też uważany za idealny materiał dla zastosowań, w których
takie atrybuty jak twardość, i sztywność, odporność na utlenianie
w podwyższonej temperaturze odgrywa ważną rolę. Jest wiele
politypów SiC posiadających różne charakterystyki. Najczęściej
stosowanymi politypami są 4H-SiC i 6H-SiC.
Wytwarzanie przyrządów elektronicznych zwykle wymaga
wzrostu grubej warstwy tlenkowej. Tworzenie warstwy tlenkowej
na powierzchni SiC może być prowadzone za pomocą osadzania
chemicznego lub utleniania termicznego. W tej pracy koncentrujemy
się na procesie utleniania termicznego, które prowadzi
do powstania warstwy pasywacyjnej (ochronnej) SiO2 lub izolacji
elektrody bramki (przyrządy MOS). Elektryczna jakość interfejsu
SiC/SiO2 wytworzonego metodą termicznego utleniania
powierzchni SiC zależy od wielu czynników. Między innymi od
przygotowania powierzchni przed procesem oraz od środowiska
utleniania (w suchym O2 czy parze wodnej), temperatury, typu
domieszki w podłożu, koncentracji, orientacji krystalograficznej,
politypu SiC, a także od warunków wygrzewania po utlenianiu.
Kinetyka utleniania SiC, w porównaniu do Si jest wciąż mało
poznana i zrozumiana. Prędkość utleniania SiC jest znacznie
niższa niż krzemu, a jakość interfejsu SiC/SiO2 znacznie gorsza
niż Si/SiO2. Chemiczne trawienie powierzchni SiC przed procesem
utleniania prowadzi do polepszenia wł[...]
|
|
|
|
Twój Profil
Twój koszyk
